[發明專利]半導體器件制造方法

有效

• 申請號: 201210134103.8
• 申請日: 2012-04-29
• 公開（公告）號: CN103377944A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 羅軍;鄧堅;趙超;鐘匯才;李俊峰;陳大鵬
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

技術領域

本發明涉及一種半導體器件制造方法，特別是涉及一種有效降低肖特基勢壘高度的半導體器件制造方法。

背景技術

IC集成度不斷增大需要器件尺寸持續按比例縮小，然而電器工作電壓有時維持不變，使得實際MOS器件內電場強度不斷增大。高電場帶來一系列可靠性問題，使得器件性能退化。例如，MOSFET源漏區之間的寄生串聯電阻會使得等效工作電壓下降，容易造成器件性能降低。

一種能有效降低源漏電阻的器件結構是金屬硅化物源漏MOSFET(或稱作肖特基勢壘源漏MOSFET)，其在體硅(Si)或絕緣體上硅(SOI)中形成金屬硅化物，作為與MOSFET溝道區直接接觸的源漏區。這種新器件結構無需傳統的源漏注入和激活來形成高摻雜，金屬硅化物的源漏區自身的電阻較低，因此能有效提高器件性能。該器件的驅動能力由金屬硅化物源漏與硅材質的溝道區之間的肖特基勢壘高度(SBH)來控制，驅動電流隨著SBH降低而增大。模擬結果顯示，當SBH降低至約0.1eV時，金屬硅化物源漏MOSFET可得到與傳統高摻雜源漏MOSFET相同的驅動能力。

受限于降低源漏電阻的需要，上述金屬硅化物通常是鎳基金屬硅化物，例如NiSi、NiPtSi、NiCoSi、NiPtCoSi等等。然而這些鎳基金屬硅化物與硅溝道之間的SBH通常較大，例如0.7eV，因此上述新器件結構以及制造方法雖然能大大降低源漏電阻，但是犧牲了器件的驅動能力，器件的整體性能仍有待提高，故需要有效降低金屬硅化物與硅溝道之間的SBH。

一種降低SBH的方法是采用硅化物作為摻雜源的SADS技術，也即形成金屬硅化物之后，對金屬硅化物注入例如B或As的摻雜離子，推動退火促使摻雜離子通過晶界擴散而分凝在金屬硅化物與硅溝道之間的界面處形成摻雜離子分凝區，該分凝區能有效降低SBH。然而，上述摻雜離子在金屬硅化物中的可溶性、固溶度很差，導致大量摻雜離子無法有效固溶于金屬硅化物中，摻雜濃度有限。此外，分凝的摻雜劑需要激活才能起到降低SBH的作用，而推動退火采用的溫度較低，例如約500℃，分凝雜質被激活的較少，降低SBH的效果不顯著，因此采用常規的SADS技術難以將SBH降低至0.1eV以下。

另一種降低SBH的方法是采用硅化物誘導摻雜分凝的SIDS技術，也即形成金屬硅化物之前對待形成區域注入B、As等摻雜離子，然后沉積Ni基金屬并硅化形成鎳基金屬硅化物。在退火使得金屬與硅反應形成金屬硅化物的過程中，退火也會同時驅使摻雜離子分凝在界面處，從而降低SBH。然而退火硅化的處理溫度較低，例如300～500℃，與前述同理的，分凝雜質被激活的量較少，SIDS技術調節SBH的效果有限。

因此，為了能制備低電阻、高驅動能力的金屬硅化物源漏MOSFET，需要一種新的方法來有效降低金屬硅化物/硅接觸的肖特基勢壘高度。

發明內容

由上所述，本發明的目的在于提供一種能有效降低金屬硅化物/硅接觸的肖特基勢壘高度的半導體器件及其制造方法。

為此，本發明提供了一種半導體器件制造方法，包括步驟：在襯底上形成柵極堆疊結構；執行第一離子注入，在柵極堆疊結構兩側的襯底中注入第一摻雜離子；在襯底和柵極堆疊結構上形成金屬層；執行第一退火，金屬層與襯底反應形成金屬硅化物的源漏區；執行第二離子注入，在金屬硅化物的源漏區中注入第二摻雜離子；執行第二退火，在金屬硅化物的源漏區與襯底之間的界面處形成第二摻雜離子的分凝區。

其中，執行第一退火的同時，也在金屬硅化物的源漏區與襯底之間的界面處形成第一摻雜離子的分凝區。

其中，對于PMOS而言，第一摻雜離子和/或第二摻雜離子包括B、Al、Ga、In及其組合；對于NMOS而言，第一摻雜離子和/或第二摻雜離子包括N、P、As、O、S、Se、Te、F、Cl及其組合。

其中，第一摻雜離子和/或第二摻雜離子的注入劑量為1×1014～5×10¹⁵cm^-2。

其中，金屬層包括Ni、Ni-Pt、Ni-Co、Ni-Pt-Co。其中，非Ni元素的總含量小于等于10％。

其中，金屬層厚度為1～30nm。

其中，第一退火溫度為450～550℃，退火時間為10～300s。

其中，第二退火溫度為450～850℃，退火時間為10～300s。

其中，金屬硅化物包括NiSi、NiPtSi、NiCoSi、NiPtCoSi。

其中，第一摻雜離子和第二摻雜離子導電類型相同或者不同。