[發明專利]絕緣柵雙極晶體管及其制備方法

無效

• 申請號: 201210130117.2
• 申請日: 2012-04-27
• 公開（公告）號: CN103377920A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 黃勤
• 申請（專利權）人: 無錫維賽半導體有限公司
• 主分類號: H01L21/331
• 分類號: H01L21/331;H01L29/06;H01L29/739
• 代理公司: 上海光華專利事務所 31219
• 代理人: 李儀萍

技術領域

本發明涉及一種絕緣柵雙極晶體管及其制備方法，特別是涉及一種設有絕緣埋層的絕緣柵雙極晶體管及其制備方法，屬于半導體器件和器件制造技術領域。

背景技術

絕緣柵雙極晶體管(Insulated?Gate?Bipolar?Transistor，IGBT)是由雙極型晶體管(Bipolar?Transistor)和金屬氧化物半導體場效應晶體管(Metal-Oxide-Semiconductor?Field?Effect?Transisitor，MOSFET)組成的復合全控型電壓驅動式功率半導體器件，既有MOSFET的輸入阻抗高、控制功率小、驅動電路簡單、開關速度高的優點，又具有雙極型晶體管的電流密度大、飽和壓降低、電流處理能力強的優點，即具有高壓、大電流、高速三大特點，非常適合應用于交流電機、變頻器、開關電源、照明電路、牽引傳動等領域。結構上，IGBT是由成千上萬個重復單元(即元胞)組成，并采用大規模集成電路技術和功率器件技術制造的一種大功率集成器件。

圖1為傳統IGBT(平面工藝IGBT)的示意圖，P體區5’、N-漂移區23’、N+緩沖層21’、及P+半導體襯底1’構成PNP雙極性晶體管，P體區5’、N+源/漏區(在IGBT中為發射區6’)、柵區介質層31’、及柵極32’構成MOSFET，進而所述的PNP雙極性晶體管和MOSFET構成IGBT，其中，發射極91’和集電極92’以供電連接使用。

但是，這種傳統的IGBT(平面工藝IGBT)存在一個主要的缺點：空穴電流(如圖1中箭頭所示)從P型深阱(體區5’)直接流出，因此沒有與從溝道(位于兩個N+發射區6’之間，未圖示)流出的電子進行復合，從而導致正向壓降(V_CE)增大，降低了IGBT的電導調制特性，尤其是針對是高壓IGBT。

近幾年來，人們花費很大的精力來改善平面IGBT的性能，發現在沒有明顯增加關斷損耗的前提下，若增加載流子在發射極附近的濃度分布可大大的降低通態損耗，例如增強型平面技術，其通過降低從P體區流失的空穴，來提高在柵區域下載流子的聚集，因此達到減低IGBT導通壓降的目的。但是，增強型平面IGBT阻止P體區流失空穴的效果有限，因此，需要在阻止流失空穴方面進行改進。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種絕緣柵雙極晶體管及其制備方法，在不明顯增加平面工藝IGBT關斷損耗的基礎上，利用在P體區下設置絕緣埋層進而幾乎完全地阻止空穴的流失，減小從P型深阱(體區)流出的空穴電流，更好地改善其電導調制特性，用于解決現有技術中空穴電流從P型深阱(體區)直接流出導致正向壓降(V_CE)增大的問題。

為實現上述目的及其他相關目的，本發明提供一種絕緣柵雙極晶體管的制備方法，至少包括：

1)提供一重摻雜第一導電類型半導體襯底，在所述半導體襯底上形成輕摻雜第二導電類型的外延層；

2)依次形成位于所述外延層之上的柵區域和隔離結構、位于所述外延層內的發射區和體區、及位于所述體區之下的絕緣埋層；或者依次形成后續制備的體區之下的絕緣埋層、位于所述外延層之上的柵區域和隔離結構、及位于所述外延層內的發射區和體區；

3)制備發射極，使其覆蓋于所述隔離結構表面且同時與各該發射區和各該體區接觸，以使位于所述漂移區上方兩側的各該發射區和各該體區電連接；

4)在所述半導體襯底下制備集電極。

可選地，在所述步驟1)中形成輕摻雜第二導電類型外延層之前，還包括在所述半導體襯底上形成重摻雜第二導電類型緩沖層。

可選地，所述步驟1)中形成所述柵區域包括在所述外延層上形成柵介質層和位于所述柵介質層上的柵極。

可選地，所述步驟1)中形成所述柵區域還包括在所述柵極上形成絕緣層。

可選地，所述步驟2)中，依次形成位于所述外延層之上的柵區域和隔離結構、位于所述外延層內的發射區和體區、及位于所述體區之下的絕緣埋層時，具體包括如下步驟：

2-1)在所述外延層上形成柵區域，在所述柵區域周圍制備隔離結構，使其覆蓋所述柵區域的表面；

2-2)在所述隔離結構兩側的外延層中分別形成兩個重摻雜第二導電類型區和兩個第一導電類型區，剩余的所述外延層作為漂移區；其中，所述隔離結構每側各有一個重摻雜第二導電類型區和一個第一導電類型區，且所述的第一導電類型區位于重摻雜第二導電類型區和漂移區之間；