[發明專利]一種基于aurora協議進行FPGA板間高速互連的方法

有效

• 申請號: 201210128968.3
• 申請日: 2012-04-28
• 公開（公告）號: CN102681971A
• 公開（公告）日: 2012-09-19
• 發明（設計）人: 閆波;葉豐華
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及計算機技術領域,?具體地說是一種基于aurora協議進行FPGA板間高速互連的方法。

背景技術

在大規模的ASIC驗證中，往往一塊FPGA資源有限，很難完成驗證工作，需要多塊FPGA一起工作，多塊FPGA要協同工作需要進行實時通信，大量的數據的涌入，給通信帶來了極大的挑戰。在傳統的方案中，FPGA間采用LVDS進行互聯，這種方案，雖然物理層較易實現，但速率受限制，PCB布線困難，可擴展性能較差。本設計采用光纖進行串行傳輸，運用Aurora協議作為傳輸協議，可以很容易解決多塊FPGA間高速信號的通信問題。并且Aurora協議是一個開放性、可升級、?小型、?鏈路層協議?,可以用來進行點到點的串行通路數據傳輸?,同時消除了其它串行協議的資源低效率問題?,可以在包括?FPGA、ASIC和?ASSP在內的任何硅器件?/技術中實現，Aurora協議可以使用1?個或多個高速的串行通道。結合QSPF光纖作為傳輸通道，可以極大的提高系統的可靠性，可用性以及可擴展性。

發明內容

兩塊板卡之間傳輸數據要達到240Gb／S的通訊速率，對硬件軟件都是一個極大的挑戰，整個設計中，aurora的數據收發是提高通訊速率的重點，本發明的目的是提供一種基于aurora協議進行FPGA板間高速互連的方法。

本發明的目的是按以下方式實現的，具體步驟如下：

1）數據接收處理傳輸過程：來自另一塊板卡的光纖信號首先進入QSFP模塊，然后在FPGA中通過aur?ora協議提取數據，具體數據處理是，電信號進入FPGA的PMA，在PMA中進行數據的并串轉換，進行數據和時鐘恢復，然后數據流進入PCS中，在PCS中進行塊同步，剔除擾碼，補償，最后解碼，傳遞給FPGA邏輯單元進行使用，并傳遞給數據中心，AURORA接收過程如下：

在生成AURORA?IP?CORE時，同時生成了一個基于AURORA協議的例示程序，因此，要實現基于AURORA協議的光纖通信，在發送端只需要在frame_gen_i模塊將要發送的數據打包，然后通過AURORA模塊發送出去，考慮到上一級傳輸數據速率會與AURORA傳輸的時鐘頻率不同，因此在發送端需要建立一個FIFO來做緩沖器，同樣在AURORA協議中，要實現對數據的接收，只需在接收模塊frame_check中對接收的代碼加以修改，增加自己所需要的內容，完成對數據的解碼提取，剔除冗余信息，并完成數據的緩存；

2）數據發送過程：和數據接收過程是相反的過程，來自FPGA內部邏輯的數據，運用Aur?ora協議進行處理，處理過程是，數據進入到PCS中，進行編碼，剔除擾碼，完成后，進入PMA中，進行串并轉換后，發送到QSFP，在進行光電轉換，等待另一終端的接收，在接收模塊frame_check的RTL級模型中，RX_D[0：(64n-1)]為接收端接收的緩存于FIFO的數據，RX_EOF_N為數據包幀尾的標志，RX_SOF_N為數據包幀頭的標志，RX_SRC_RDY_N為低時代表數據有效，RX_REM[0：r(n)]記錄最后的傳輸數據的線程，根據接收端接收模塊的時序圖確定接收時序，同樣，在AURORA協議末端，由于與下一級系統的速率可能不匹配，因此需要在接收末端加上一個FIFO做緩存；?????綜上，把復雜的高速數據轉化為比較成熟的aurora協議來進行芯片間互連，既消除了帶寬限制，又方便使用光纖進行互連，減小板卡設計難度。

本發明的有益效果是：把復雜的高速數據轉化為比較成熟的aurora協議來進行芯片間互連，既消除了帶寬限制，又方便使用光纖進行互連，減小板卡設計難度。

附圖說明

圖1是利用aurora進行FPGA板間高速互連的設計圖；

圖2是數據傳輸流程圖；

圖3是接收模塊frame_check的RTL級模型圖；

圖4是AURORA協議發送的時序圖；

圖5是AURORA協議接收的時序圖。

具體實施方式

參照說明書附圖對本發明的方法作以下詳細地說明。

一種基于aurora協議進行FPGA板間高速互連的方法，其系統結構如圖1所示，兩塊板卡之間要達到240Gb／S的通訊速率，處理如此高的速率，對硬件軟件都是一個極大的挑戰，整個設計中，aurora的數據收發設計是重點。