[發明專利]一種基于aurora協議進行FPGA板間高速互連的方法

有效

• 申請號: 201210128968.3
• 申請日: 2012-04-28
• 公開（公告）號: CN102681971A
• 公開（公告）日: 2012-09-19
• 發明（設計）人: 閆波;葉豐華
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于aurora協議進行FPGA板間高速互連的設計方法,?其特征在于兩塊板卡之間傳輸數據要達到240Gb／S的通訊速率，對硬件軟件都是一個極大的挑戰，整個設計中，aurora的數據收發是提高通訊速率的重點，具體步驟如下：

1）數據接收處理傳輸過程：來自另一塊板卡的光纖信號首先進入QSFP模塊，然后在FPGA中通過aur?ora協議提取數據，具體數據處理是，電信號進入FPGA的PMA，在PMA中進行數據的并串轉換，進行數據和時鐘恢復，然后數據流進入PCS中，在PCS中進行塊同步，剔除擾碼，補償，最后解碼，傳遞給FPGA邏輯單元進行使用，并傳遞給數據中心，AURORA接收過程如下：

在生成AURORA?IP?CORE時，同時生成了一個基于AURORA協議的例示程序，因此，要實現基于AURORA協議的光纖通信，在發送端只需要在frame_gen_i模塊將要發送的數據打包，然后通過AURORA模塊發送出去，考慮到上一級傳輸數據速率會與AURORA傳輸的時鐘頻率不同，因此在發送端需要建立一個FIFO來做緩沖器，同樣在AURORA協議中，要實現對數據的接收，只需在接收模塊frame_check中對接收的代碼加以修改，增加自己所需要的內容，完成對數據的解碼提取，剔除冗余信息，并完成數據的緩存；

2）數據發送過程：和數據接收過程是相反的過程，來自FPGA內部邏輯的數據，運用Aur?ora協議進行處理，處理過程是，數據進入到PCS中，進行編碼，剔除擾碼，完成后，進入PMA中，進行串并轉換后，發送到QSFP，在進行光電轉換，等待另一終端的接收，在接收模塊frame_check的RTL級模型中，RX_D[0：(64n-1)]為接收端接收的緩存于FIFO的數據，RX_EOF_N為數據包幀尾的標志，RX_SOF_N為數據包幀頭的標志，RX_SRC_RDY_N為低時代表數據有效，RX_REM[0：r(n)]記錄最后的傳輸數據的線程，根據接收端接收模塊的時序圖確定接收時序，同樣，在AURORA協議末端，由于與下一級系統的速率可能不匹配，因此需要在接收末端加上一個FIFO做緩存。