[發(fā)明專利]嵌入式數(shù)控系統(tǒng)雙核芯片和外設(shè)間中斷機制的實現(xiàn)方法

有效

• 申請?zhí)枺?/td>: 201210128365.3
• 申請日: 2012-04-27
• 公開（公告）號: CN103377081B
• 公開（公告）日: 2017-02-08
• 發(fā)明（設(shè)計）人: 于東;胡毅;賈小波;林立明;馮強;陸小虎;秦承剛
• 申請（專利權(quán)）人: 沈陽高精數(shù)控智能技術(shù)股份有限公司
• 主分類號: G06F9/48
• 分類號: G06F9/48
• 代理公司: 沈陽科苑專利商標代理有限公司21002
• 代理人: 許宗富

技術(shù)領(lǐng)域

本發(fā)明涉及嵌入式技術(shù)領(lǐng)域，具體的說是一種在雙核架構(gòu)的嵌入式數(shù)控系統(tǒng)中芯片與外設(shè)間中斷機制的實現(xiàn)方法。

背景技術(shù)

高速、高精、智能化、開放式、網(wǎng)絡(luò)化成為當(dāng)代數(shù)控系統(tǒng)發(fā)展的主要趨勢。隨著電子技術(shù)的不斷發(fā)展，ARM和DSP等各種嵌入式系統(tǒng)微處理器由于具有成本低廉、功耗小、結(jié)構(gòu)簡單且性能穩(wěn)定等特點，在嵌入式系統(tǒng)開發(fā)領(lǐng)域得以廣泛應(yīng)用。采用ARM與DSP異構(gòu)雙核處理器開發(fā)嵌入式數(shù)控系統(tǒng)，具有硬件結(jié)構(gòu)簡單、功耗小、高性能低成本等特點，滿足中高檔數(shù)控系統(tǒng)產(chǎn)品市場需求，數(shù)控系統(tǒng)結(jié)構(gòu)如圖1所示。

其中，DSP核處理耗費系統(tǒng)資源多、計算量大、對實時要求高的運動控制算法，ARM核運動系統(tǒng)人機交互，G代碼解釋器等模塊。傳統(tǒng)PC平臺由于具有操作系統(tǒng)和底層驅(qū)動程序，軟件資源豐富，中斷機制封裝在操作系統(tǒng)級，對上層應(yīng)用程序透明，例如圖3所示的PC平臺I/O中斷處理。而ARM+DSP是主從核結(jié)構(gòu)，實現(xiàn)中斷機制通常做法是由ARM響應(yīng)來自外設(shè)的中斷，然后通過雙核通信底層機制如消息隊列-中斷機制或共享內(nèi)存機制將中斷信號送至DSP處理。這種處理方式將中斷流程硬性分割在兩個核上，增大了響應(yīng)延遲、效率低下、魯棒性差，不能保證實時性，且造成ARM核負載過高。其處理方式如圖4。

使用的OMAP3530芯片硬件結(jié)構(gòu)如圖5，ARM+DSP的功能結(jié)構(gòu)圖如圖6。其中，DSP集成在IVA圖像加速器子系統(tǒng)中，ARM芯片集成在MPU主處理器單元中。

發(fā)明內(nèi)容

針對上述異構(gòu)雙核結(jié)構(gòu)芯片與外設(shè)間中斷機制的實現(xiàn)方法存在響應(yīng)延遲大，效率低下，ARM核負載過高等問題，本發(fā)明提供了一種新的異構(gòu)雙核結(jié)構(gòu)芯片與外設(shè)間中斷機制的實現(xiàn)方法。本方法不需要專門的電路和協(xié)議芯片支持，而且編程模型簡單，能有效地降低ARM核負載，提高數(shù)控系統(tǒng)實時性。

本發(fā)明為實現(xiàn)上述目的所采用的技術(shù)方案是：嵌入式數(shù)控系統(tǒng)雙核芯片和外設(shè)間中斷機制的實現(xiàn)方法，包括以下步驟：

連接外設(shè)的中斷信號源和嵌入式數(shù)控系統(tǒng)雙核芯片的空閑輸入引腳；

配置焊板和該空閑輸入引腳為復(fù)用模式，并作輸入使能；

DSP檢測中斷使能；

消去抖動；

配置中斷觸發(fā)方式；

在DSP實時操作系統(tǒng)上實現(xiàn)中斷機制；

編寫中斷服務(wù)例程。

所述DSP檢測中斷使能通過設(shè)置DSP響應(yīng)中斷狀態(tài)的寄存器實現(xiàn)，該寄存器對應(yīng)所述空閑輸入引腳，通過查閱雙核芯片數(shù)據(jù)手冊找到。

所述消去抖動通過配置寄存器實現(xiàn)，該寄存器對應(yīng)所述空閑輸入引腳，通過查閱雙核芯片數(shù)據(jù)手冊找到。

所述在DSP實時操作系統(tǒng)上實現(xiàn)中斷機制的方法為：

屏蔽全局中斷；

綁定中斷事件與中斷向量；

綁定中斷向量與中斷服務(wù)例程；

允許外部中斷；

開啟上述全局中斷和中斷向量。

所述中斷服務(wù)例程的函數(shù)末尾清除中斷狀態(tài)標志寄存器。

本發(fā)明具有以下優(yōu)點：

1.硬件設(shè)計簡單。不需要額外的電路或芯片支持，具有規(guī)范的接口。

2.程序設(shè)計簡單。只需要編寫DSP端程序，省去了ARM端和ARM與DSP通信的繁雜過程。

3.實時性好。直接由DSP響應(yīng)中斷，進而執(zhí)行中斷服務(wù)函數(shù)，省去了雙核通信和協(xié)同工作等細節(jié)，減小了響應(yīng)延遲。能夠滿足數(shù)控系統(tǒng)實時性要求。

4.魯棒性強。來自總線通信板卡的信號是周期性的，而且是穩(wěn)定健壯的，DSP有穩(wěn)定的中斷處理機制，且中斷響應(yīng)延遲遠遠小于信號源周期，這樣增加了數(shù)控系統(tǒng)的健壯性。

5.通用性強。上位機(主控板)雙核芯片很多引腳都可以做芯片的中斷引腳，用戶可以根據(jù)自己需要定制引腳。且代碼不僅支持雙核架構(gòu)芯片，對單核DSP芯片也具有較好的可擴展性。

附圖說明

圖1為本發(fā)明方法應(yīng)用的數(shù)控系統(tǒng)結(jié)構(gòu)圖；

圖2為本發(fā)明一個實施例的硬件功能結(jié)構(gòu)圖；

圖3為PC平臺I/O中斷處理；

圖4為消息隊列模式處理中斷；

圖5為本發(fā)明實施例中雙核芯片(OMAP3530芯片)硬件結(jié)構(gòu)；

圖6為本發(fā)明實施例中雙核結(jié)構(gòu)芯片ARM+DSP的功能結(jié)構(gòu)圖；

圖7(a)為本發(fā)明實施例的硬件平臺功能模塊圖；

圖7(b)為本發(fā)明實施例的硬件平臺電氣連接圖；

圖8為本發(fā)明中斷機制實現(xiàn)配置流程。

具體實施方式

下面結(jié)合附圖及實施例對本發(fā)明做進一步的詳細說明。