[發明專利]半導體器件及其制造方法在審
| 申請號: | 201210125265.5 | 申請日: | 2012-04-25 |
| 公開(公告)號: | CN103094344A | 公開(公告)日: | 2013-05-08 |
| 發明(設計)人: | 樸祐瑩;李起正;池連赫;李承美 | 申請(專利權)人: | 海力士半導體有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/49;H01L21/336 |
| 代理公司: | 北京弘權知識產權代理事務所(普通合伙) 11363 | 代理人: | 郭放;許偉群 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 及其 制造 方法 | ||
相關申請的交叉引用
本申請要求在2011年10月31日提交的韓國專利申請No.10-2011-0111831的優先權,其全部內容通過引用的方式并入本文。
技術領域
本發明的示例性實施例涉及一種半導體器件,尤其涉及具有金屬柵電極和高k電介質材料的柵層疊結構以及包括所述柵層疊結構的半導體器件。
背景技術
通常,在互補金屬氧化物半導體(CMOS)集成電路中,N溝道金屬氧化物半導體(NMOS)和P溝道金屬氧化物半導體(PMOS)包括由氧化硅(SiO2)或氧氮化硅(SiON)所形成的柵電介質層。在此,使用N型多晶硅層作為NMOS的柵電極,使用P型多晶硅層作為PMOS的柵電極。
隨著半導體器件被要求具有高集成度、高驅動速度、以及低功耗,盡管柵電介質層厚度減少,但漏極電流要夠大而且截止電流(off-current)要增加。
為了應對這樣的特點,正在開發一種使用介電常數比氧化硅和氧氮化硅大的材料作為柵電介質層的方法。材料的例子包括介電常數大于3.9、在高溫下展現優良的熱穩定性、以及具有其它有用的特征的高k電介質材料。然而,高k電介質材料具有兼容性問題,如在與多晶硅層的界面處可能發生費米能級釘扎(Fermi-level?pinning)和柵耗盡(gate?depletion)。
作為應對這樣的特點的一種方法,正在發展具有插入金屬的多晶硅(metal-inserted?polysilicon,MIPS)結構的柵層疊結構。具有MIPS結構的柵層疊結構包括插入在柵電介質層與多晶硅層之間的金屬層。當使用具有MIPS結構的柵層疊結構時,可控制因固定的電荷所造成的柵耗盡和閾值電壓變化。
然而,當使用金屬層作為柵電極時,難以控制功函數(work?function,WF)。尤其是,金屬層的有效功函數(eWF)可能會由于后續用于形成源極/漏極的高溫退火工藝而退化。作為克服這種退化的對策,已經使用氧化物覆蓋層來利用電負性原理控制閾值電壓。然而,氧化物覆蓋層可能會增加工藝的數量,因而增加生產成本。
發明內容
本發明的實施例涉及一種具有能獲得適當的閾值電壓的柵層疊結構的NMOS、半導體器件、及其制造方法。
根據本發明的一個實施例,一種半導體器件包括:柵層疊結構,所述柵層疊結構包括形成在半導體襯底之上的柵電介質層、形成在柵電介質層之上的金屬層、以及形成在金屬層之上的覆蓋層,其中覆蓋層包括化學元素,所述化學元素在覆蓋層與金屬層之間的界面出的濃度比在覆蓋層的其它區域處的濃度高且可用于控制柵層疊結構的有效功函數(eWF)。
根據本發明的另一個實施例,一種半導體器件包括:相互隔離且形成在半導體襯底之上的N溝道金屬氧化物半導體(NMOS)柵層疊結構和P溝道金屬氧化物半導體(PMOS)柵層疊結構。NMOS柵層疊結構包括柵電介質層、在柵電介質層之上的金屬層、以及在金屬層之上的覆蓋層。覆蓋層包括化學元素,所述化學元素在覆蓋層與金屬層之間的界面處的濃度比在覆蓋層的其它區域處的濃度高且可用于控制NMOS柵層疊結構的有效功函數(eWF)。
根據本發明的又一個實施例,一種NMOS,包括:半導體襯底,所述半導體襯底具有N溝道;柵層疊結構,所述柵層疊結構包括形成在N溝道之上的柵電介質層、形成在柵電介質層之上的金屬層、以及覆蓋層,所述覆蓋層包括在金屬層與覆蓋層之間的界面的濃度比在覆蓋層的其它區域處的濃度高的硼,其中硼可用于控制柵層疊結構的有效功函數(eWF)。
根據本發明的再一個實施例,一種制造半導體器件的方法包括以下步驟:在半導體襯底之上形成柵電介質層;在柵電介質層之上形成金屬層;在金屬層之上形成覆蓋層,覆蓋層包括用于控制有效功函數(eWF)的化學元素;通過刻蝕覆蓋層、金屬層、以及柵電介質層來形成柵層疊結構;以及執行退火以使得形成在覆蓋層與金屬層之間的界面處的化學元素的濃度比在覆蓋層的其它區域處的濃度高。
根據本發明的再一個實施例,一種制造半導體器件的方法包括以下步驟:在半導體襯底之上形成柵電介質層;在柵電介質層之上形成金屬層;在金屬層之上形成覆蓋層,其中覆蓋層包括用于控制有效功函數(eWF)的化學元素;通過刻蝕覆蓋層、金屬層、和柵電介質層來形成柵層疊結構;通過將雜質注入襯底來形成源極/漏極;以及執行退火以使得形成在覆蓋層與金屬層之間的界面處的化學元素的濃度比在覆蓋層的其它區域處的濃度高。
附圖說明
圖1是說明根據本發明的第一實施例的柵層疊結構的圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司,未經海力士半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210125265.5/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





