[發明專利]半導體器件及其制造方法

在審

• 申請號: 201210125265.5
• 申請日: 2012-04-25
• 公開（公告）號: CN103094344A
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 樸祐瑩;李起正;池連赫;李承美
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/49;H01L21/336
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;許偉群

1.一種半導體器件，包括：

柵層疊結構，所述柵層疊結構包括形成在半導體襯底之上的柵電介質層、形成在所述柵電介質層之上的金屬層、以及形成在所述金屬層之上的覆蓋層，

其中，所述覆蓋層包含化學元素，所述化學元素在所述覆蓋層與所述金屬層之間的界面處的濃度比在所述覆蓋層的其它區域處的濃度高且所述化學元素用于控制所述柵層疊結構的有效功函數。

2.如權利要求1所述的半導體器件，其中，所述化學元素包括硼。

3.如權利要求1所述的半導體器件，其中，所述覆蓋層包括多晶硅或硅鍺。

4.如權利要求1所述的半導體器件，還包括形成在所述柵電介質層與所述半導體襯底之間的界面層，

其中，所述柵電介質層具有比所述界面層大的介電常數。

5.如權利要求4所述的半導體器件，其中，所述界面層包括氧化硅且所述柵電介質層具有比氧化硅大的介電常數。

6.如權利要求1所述的半導體器件，其中，所述柵層疊結構成為N溝道金屬氧化物半導體的柵層疊結構。

7.一種半導體器件，包括：相互隔離且形成在半導體襯底之上的N溝道金屬氧化物半導體即NMOS柵層疊結構、以及P溝道金屬氧化物半導體即PMOS柵層疊結構，

其中，所述NMOS柵層疊結構包括柵電介質層、在所述柵電介質層之上的金屬層、以及在所述金屬層之上的覆蓋層，所述覆蓋層包括化學元素，所述化學元素在所述覆蓋層與所述金屬層之間的界面處的濃度比在所述覆蓋層的其它區域處的濃度高且所述化學元素用于控制所述NMOS柵層疊結構的有效功函數。

8.如權利要求7所述的半導體器件，其中，所述化學元素包括硼。

9.如權利要求7所述的半導體器件，其中，所述覆蓋層包括多晶硅或SiGe。

10.如權利要求7所述的半導體器件，還包括形成在所述柵電介質層與所述半導體襯底之間的界面層，

其中，所述柵電介質層具有比所述界面層大的介電常數。

11.如權利要求10所述的半導體器件，其中，所述界面層包括氧化硅且所述柵電介質層具有比氧化硅大的介電常數。

12.一種N溝道金屬氧化物半導體即NMOS，包括：

半導體襯底，所述半導體襯底具有N溝道；

柵層疊結構，所述柵層疊結構包括形成在所述N溝道之上的柵電介質層、形成在所述柵電介質層之上的金屬層、以及形成在所述金屬層之上的覆蓋層；以及

第一覆蓋層，所述第一覆蓋層包括在所述金屬層與所述覆蓋層之間的界面處的濃度比在所述覆蓋層的其它區域處的濃度高的硼，其中所述硼用于控制所述柵層疊結構的有效功函數。

13.如權利要求12所述的半導體器件，還包括形成在所述第一覆蓋層之上的第二覆蓋層，其中所述第二覆蓋層不包括在所述第一覆蓋層與所述第二覆蓋層之間的界面處的濃度比在所述第二覆蓋層的其它區域處的濃度高的化學元素。

14.如權利要求12所述的半導體器件，還包括形成在所述第一覆蓋層之上的金屬層。

15.一種制造半導體器件的方法，包括以下步驟：

在半導體襯底之上形成柵電介質層；

在所述柵電介質層之上形成金屬層；

在所述金屬層之上形成覆蓋層，所述覆蓋層包括用于控制有效功函數的化學元素；

通過刻蝕所述覆蓋層、所述金屬層、以及所述柵電介質層來形成柵層疊結構；以及

執行退火以使形成在所述覆蓋層與所述金屬層之間的界面處的所述化學元素的濃度比在所述覆蓋層的其它區域處的所述化學元素的濃度高。

16.如權利要求15所述的方法，其中，所述化學元素包括硼。

17.如權利要求15所述的方法，其中，通過快速熱退火來執行所述退火。

18.如權利要求15所述的方法，其中，形成所述覆蓋層的步驟包括以下步驟：

在所述金屬層之上形成摻雜有所述化學元素的第一覆蓋層；以及

在所述第一覆蓋層之上形成第二覆蓋層。