[發明專利]半導體存儲器件有效
| 申請號: | 201210122217.0 | 申請日: | 2012-04-20 |
| 公開(公告)號: | CN102760482B | 公開(公告)日: | 2017-07-18 |
| 發明(設計)人: | 樸鎮壽 | 申請(專利權)人: | 愛思開海力士有限公司 |
| 主分類號: | G11C7/18 | 分類號: | G11C7/18;G11C7/12 |
| 代理公司: | 北京弘權知識產權代理事務所(普通合伙)11363 | 代理人: | 俞波,許偉群 |
| 地址: | 韓國*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 存儲 器件 | ||
相關申請的交叉引用
本申請要求2011年4月21日提交的申請號為10-2011-0037168的韓國專利申請的優先權,本申請通過引用包括該申請的全部內容。
技術領域
本發明的示例性實施例涉及半導體存儲器件,更具體而言,涉及包括與位線耦接的存儲塊的半導體存儲器件。
背景技術
半導體存儲器件包括與位線耦接并被配置為存儲數據的存儲器單元。存儲器單元分類為存儲塊。感測電路(或頁緩沖器)當執行編程操作時通過根據外部數據控制位線的電壓來在存儲器單元中存儲數據,當執行讀取操作時通過感測位線的電壓來讀取存儲在存儲器單元中的數據。
與此同時,為了提高數據存儲能力,存儲器單元的數量也增多。位線的長度可以提高,同時位線之間的間隔縮小。由于這一原因,相鄰位線之間的寄生電容與位線的長度成比例地升高,在相鄰位線之間發生干擾現象,導致低的操作速度。
例如,在編程操作中,偶數位線和奇數位線中的未選擇的位線被預充電,根據要存儲在存儲器單元中的數據確定施加到選擇的位線的電壓。此外,在讀取操作中,在選擇位線被預充電并且未選擇位線被放電之后,通過感測選擇位線的電壓變化來讀取存儲在存儲器單元中的數據。
隨著位線長度的增加,位線的預充電速度變慢。因此,為了使位線完全預充電要花費更多的時間,并且操作速度變慢。
發明內容
示例性實施例涉及一種能夠通過減少位線之間的寄生電容而提高操作速度的半導體存儲器件。
根據本發明一個方面的半導體存儲器件,包括:存儲器單元陣列,所述存儲器單元陣列包括每個與位線耦接的兩個或更多個存儲塊組;頁緩沖器組,所述頁緩沖器組與第一存儲塊組的第一位線耦接,并且被配置成根據在編程操作中將存儲在存儲器單元中的數據來控制所述第一存儲塊組的第一位線的電壓,并且被配置成在讀取操作中感測第一位線的電壓;至少一個位線耦接電路,所述位線耦接電路被配置成通過響應于位線耦接信號來選擇性耦接第一至第n存儲塊組的第一位線而將在所述存儲塊組之中選擇的第n存儲塊組的第一位線與所述頁緩沖組耦接;以及位線控制電路,所述位線控制電路被配置成響應于位線控制信號來控制所述存儲塊組的第二位線。
根據本發明另一方面的半導體存儲器件,包括:兩個或更多個存儲塊組,所述兩個或更多個存儲塊組的每個包括在公共源極線與各個位線之間耦接的存儲串;頁緩沖器組,所述頁緩沖器組被配置成根據將儲存到在編程操作中與所述第一位線耦接的存儲器單元中的數據來控制從所述存儲塊組之中選中的存儲塊組的第一位線的電壓,并且被配置成感測在讀取操作中的所述第一位線的電壓;至少一個位線耦接電路,所述至少一個位線耦接電路被配置成響應于位線耦接信號將選中的存儲塊組的第一位線與頁緩沖器組耦接;以及兩個或更多個位線控制電路,所述兩個或更多個位線控制電路被配置成響應于所述位線控制信號根據所述編程操作和所述讀取操作來將選中的存儲塊組的第二位線耦接到其公共源級線以及控制所述存儲塊組中剩余的存儲塊的第二位線的電壓。
附圖說明
圖1是根據本說明書一個示例性實施例的半導體存儲器件的框圖;
圖2是圖1所示的存儲器模塊的電路圖;
圖3是根據本說明書另一示例性實施例的半導體存儲器件的框圖;
圖4是圖1所示的頁緩沖器的電路圖;
圖5A和圖5B是表示根據本說明書示例性實施例的半導體存儲器件的操作的框圖;以及
圖6和圖7是根據本說明書又一示例性實施例的半導體存儲器件的框圖。
具體實施方式
下面將參照附圖詳細描述本說明書的某些示例性實施例。提供附圖是為了使本領域普通技術人員理解本說明書實施例的范圍。
圖1是根據本說明書的一個示例性實施例的半導體存儲器件的框圖,圖2是圖1所示的存儲器模塊的電路圖,圖3根據本說明書另一示例性實施例的半導體存儲器件的框圖。
參照圖1,半導體存儲器件包括存儲器單元陣列110、頁緩沖器組150、位線耦接電路110DIV1以及位線控制電路110VP1和位線控制電路110VP2。半導體存儲器件還包括用于向存儲塊110MB提供操作電壓的電壓供給電路(130和140)。半導體存儲器件還可以包括列選擇器160,所述列選擇器160用于控制頁緩沖器組150與I/O電路170之間數據的傳遞。在編程操作或讀取操作中,通過控制器120來控制電路110DIV1、電路110VP1、電路110VP2、電路130、電路140、電路150和電路160。下面詳細描述以上元件。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于愛思開海力士有限公司,未經愛思開海力士有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210122217.0/2.html,轉載請聲明來源鉆瓜專利網。





