[發明專利]半導體存儲器件

有效

• 申請號: 201210122217.0
• 申請日: 2012-04-20
• 公開（公告）號: CN102760482B
• 公開（公告）日: 2017-07-18
• 發明（設計）人: 樸鎮壽
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C7/18
• 分類號: G11C7/18;G11C7/12
• 代理公司: 北京弘權知識產權代理事務所(普通合伙)11363
• 代理人: 俞波,許偉群

1.一種半導體存儲器件，包括：

存儲器單元陣列，所述存儲器單元陣列包括每個與位線耦接的兩個或更多個存儲塊組；

頁緩沖器組，所述頁緩沖器組與第一存儲塊組的第一位線耦接，并且被配置成根據在編程操作中將存儲在存儲器單元中的數據來控制所述第一存儲塊組的第一位線的電壓，并且被配置成在讀取操作中感測所述第一位線的電壓；

至少一個位線耦接電路，所述位線耦接電路被配置成通過響應于位線耦接信號來選擇性耦接第一至第n存儲塊組的第一位線而將在所述存儲塊組之中選中的第n存儲塊組的第一位線與所述頁緩沖器組耦接；以及

位線控制電路，所述位線控制電路被配置成響應于位線控制信號來控制所述存儲塊組的第二位線,以及設置所述存儲塊組的第二位線處于預充電狀態、放電狀態以及浮置狀態中的一個，

其中，所述位線耦接電路被配置成：在所述第一存儲塊組至第n存儲塊組的第一位線彼此連接時，使所述存儲塊組的第二位線斷開連接。

2.如權利要求1所述的半導體存儲器件，其中，在編程操作中，所述第n存儲塊組的位線控制電路對所述第n存儲塊組的第二位線預充電，并且其余的存儲塊組的位線控制電路設置其余的存儲塊組的第二位線處于浮置狀態。

3.如權利要求1所述的半導體存儲器件，其中，在讀取操作中，所述第n存儲塊組的位線控制電路對所述第n存儲塊組的第二位線放電，并且其余的存儲塊組的位線控制電路對其余的存儲塊組的第二位線預充電。

4.如權利要求1所述的半導體存儲器件，還包括電壓供應電路，所述電壓供應電路被配置成：為選中的存儲塊組的選中的存儲塊提供用于編程操作或讀取操作的電壓。

5.如權利要求1所述的半導體存儲器件，其中，所述位線耦接電路包括：

偶數位線耦接電路，所述偶數位線耦接電路被配置成響應于所述位線耦接信號的偶數位線耦接信號來控制所述存儲塊組的偶數位線之間的連接；以及

奇數位線耦接電路，所述奇數位線耦接電路被配置成響應于所述位線耦接信號的奇數位線耦接信號來控制所述存儲塊組的奇數位線之間的連接。

6.如權利要求5所述的半導體存儲器件，其中，在選中的存儲塊組的偶數位線被選擇作為其第一位線時，所述偶數位線耦接電路將所述第n存儲塊組的偶數位線與設置在所述第n存儲塊組與所述頁緩沖器組之間的存儲塊組的偶數位線耦接。

7.如權利要求6所述半導體存儲器件，其中，所述奇數位線耦接電路使所述存儲塊組的奇數位線彼此斷開連接。

8.如權利要求5所述的半導體存儲器件，其中，在選中的存儲塊組的奇數位線被選擇作為其第一位線時，奇數位線耦接電路將所述第n存儲塊組的奇數位線與設置在所述第n存儲塊組與所述頁緩沖器組之間的存儲塊組的奇數位線耦接。

9.如權利要求8所述的半導體存儲器件，其中，所述偶數位線耦接電路使所述存儲塊組的偶數位線彼此斷開連接。

10.如權利要求1所述的半導體存儲器件，其中，所述位線控制電路被配置成：根據所述存儲塊組是否被選擇作為選中的存儲塊組，設置所述存儲塊組的第二位線處于編程操作中的預充電狀態或浮置狀態和處于讀取操作中的預充電狀態或放電狀態。

11.如權利要求1所述的半導體存儲器件，還包括控制器，所述控制器被配置成響應于地址信號產生所述位線控制信號和所述位線耦接信號。

12.如權利要求1所述的半導體存儲器件，其中：

所述頁緩沖器組包括對應于第一存儲塊組的各個第一位線和第二位線對的頁緩沖器，以及

所述頁緩沖器的每個包括位線選擇電路，所述位線選擇電路被配置成響應于位線選擇信號選擇所述對的一個位線。