[發明專利]一種降低芯片應力的結構與其制造方法有效
| 申請號: | 201210121443.7 | 申請日: | 2012-04-23 |
| 公開(公告)號: | CN103295971A | 公開(公告)日: | 2013-09-11 |
| 發明(設計)人: | 蔡念豫;俞浩;錢睿宏;張世杰 | 申請(專利權)人: | 張世杰 |
| 主分類號: | H01L23/00 | 分類號: | H01L23/00;H01L23/58 |
| 代理公司: | 北京三友知識產權代理有限公司 11127 | 代理人: | 任默聞 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 降低 芯片 應力 結構 與其 制造 方法 | ||
1.一種降低芯片應力的結構,其特征在于,所述結構包含:
一導通孔;
多個加固基座,鄰近并環繞于所述導通孔;以及
多個座體,鄰近并環繞于所述導通孔,且所述座體設置于所述加固基座的一側邊;
其中,所述加固基座或所述座體與所述導通孔無連結。
2.如權利要求1所述的結構,其特征在于,所述加固基座為一幾何形狀的導電材料。
3.如權利要求1所述的結構,其特征在于,所述加固基座與座體相連。
4.如權利要求2或3所述的結構,其特征在于,所述結構包含多個加固連線,所述加固連線用以連結相鄰的所述加固基座,所述加固連線環繞所述導通孔,且所述加固連線與所述導通孔并無連結。
5.如權利要求4所述的結構,其特征在于,所述加固基座設置于一堆疊式芯片的一第一基板的上表面或一第二基板的下表面;所述加固連線設置于所述第一基板的上表面或所述第二基板的下表面;所述座體設置于所述第一基板的上表面與所述第二基板的下表面之間;以及,所述座體設置于所述加固基座的上表面或所述加固基座的下表面。
6.如權利要求5所述的結構,其特征在于,所述加固連線用以增加所述第一基板的橫向剛性,所述座體用以增加所述第一基板的縱向剛性。
7.如權利要求5所述的結構,其特征在于,所述導通孔的孔壁材質與所述第一基板的材質的膨脹系數差為Δα,溫度差為ΔT,所述導通孔的半徑為R,所述座體的中心點與所述導通孔的中心點的距離為l,所述加固連線形狀因子系數為B,則所述第一基板的應力σ滿足下式:
其中,所述加固連線形狀因子系數B=μ×L2×D2×W2/(R+l)2,且所述加固連線的調整因子為μ,所述加固連線的長為L,所述加固連線的寬為D,所述加固連線的高為W,故,所述加固連線的長L、寬D、以及高W增加時,則所述第一基板的應力σ相對應降低。
8.如權利要求7所述的結構,其特征在于,所述加固基座的半徑為r,則所述導通孔的半徑R滿足0.2×R≤r;所述座體的中心點與所述導通孔的中心點的距離l滿足0≤l≤3×(R+r);所述加固基座具有一第一短邊與一第二短邊,所述第一短邊長度為W1,則所述第一短邊長度W1滿足0≤W1;以及,所述第二短邊長度為W2,則所述第二短邊長度W2滿足W2≤5×R。
9.一種降低芯片應力的制造方法,其特征在于,所述方法包含:
設置一導通孔于一第一基板上;
在所述第一基板繞線的過程中,同時設置多個加固基座與多個加固連線,使所述加固基座與所述加固連線鄰近并環繞所述導通孔;
設置多個錫球在所述第一基板上時,同時設置多個座體,且所述座體鄰近并環繞所述導通孔并位于所述加固基座上方;以及
堆疊一第二基板在所述第一基板上。
10.如權利要求9所述的方法,其特征在于,所述錫球與所述導通孔具有電性連結關系,所述座體、所述加固基座、以及所述加固連線與所述導通孔或所述錫球無連結。
11.如權利要求9所述的方法,其特征在于,所述加固連線用以連結相鄰的所述加固基座。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于張世杰,未經張世杰許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210121443.7/1.html,轉載請聲明來源鉆瓜專利網。





