[發明專利]MOSFET制造方法

在審

• 申請號: 201210120924.6
• 申請日: 2012-04-23
• 公開（公告）號: CN103377895A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 何衛;朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

技術領域

本發明涉及一種MOSFET制造方法，特別是涉及一種通過在移除犧牲柵極之后形成內側間隔壁來提高高k材料和金屬柵極填充率的MOSFET制造方法。

背景技術

隨著MOSFET特征尺寸持續縮減，二氧化硅等常規低k材料構成的柵極絕緣層已經難以適應于提供良好的柵極絕緣隔離，因此業界開始轉向于研究氧化鉿等高k材料來制作柵極絕緣層。此外，以柵極長度為代表的特征尺寸縮減到約20nm時，如此精細的柵極線條已經難以用傳統的沉積、光刻、刻蝕工藝簡單制造。因此發展出了后柵工藝，也即包括：形成犧牲柵極和柵極間隔壁構成的犧牲柵極堆疊，沉積層間介質層，去除犧牲柵極形成柵極溝槽，在柵極溝槽中填充高k材料和金屬柵極材料以構成柵極堆疊。通過后柵工藝的多次蝕刻、填充，可以有效控制金屬柵極尺寸。

然而，上述后柵工藝仍然存在一些缺點。首先，柵極溝槽尺寸較小，普通的沉積工藝難以使得高k材料和金屬柵極材料有效完整填充，也即臺階覆蓋性較差，容易存在孔隙，甚至使得器件失效。其次，柵極間隔壁較早成形，在后續的去除犧牲柵極時，各種蝕刻劑容易使得間隔壁減薄或缺損，使得柵極側向絕緣性能下降，影響MOSFET器件性能。再次，最終結構中，柵極間隔壁的位置在原始柵極版圖寬度的外側(也即在犧牲柵極外側)，受限于光刻、刻蝕精度，難以進一步提高最終結構中金屬柵極的精細度。

總而言之，當前的高k后柵工藝無法有效提高材料的臺階覆蓋率、柵極間隔壁容易受損、器件精度難以進一步提高。

發明內容

本發明目的在于克服上述缺陷，進一步提高MOSFET的性能。

為此，本發明提供了一種MOSFET制造方法，包括：在襯底上形成犧牲柵極堆疊；以犧牲柵極堆疊為掩膜，對襯底離子注入形成源漏區；在襯底以及犧牲柵極堆疊上沉積層間介質層；移除犧牲柵極堆疊，在層間介質層中形成柵極溝槽；在柵極溝槽內側壁上形成內柵極間隔壁；在柵極溝槽中形成柵極絕緣層和柵極導電層。

其中，犧牲柵極堆疊包括層疊的界面層和犧牲柵極層。其中，界面層包括氧化物、氮氧化物及其組合，犧牲柵極層包括多晶硅、非晶硅、微晶硅。

其中，源漏區包括輕摻雜源漏區和重摻雜源漏區。

其中，層間介質層包括氧化物、氮氧化物及其組合。

其中，移除犧牲柵極堆疊的步驟進一步包括，平坦化層間介質層直至暴露犧牲柵極堆疊，刻蝕去除犧牲柵極堆疊。

其中，內柵極間隔壁包括氧化物、氮化物、氮氧化物及其組合。

其中，內柵極間隔壁的厚度為3～20nm。

其中，在柵極溝槽中形成柵極絕緣層和柵極導電層的步驟進一步包括，在柵極溝槽中沉積柵極絕緣層，在柵極絕緣層上沉積柵極導電層，平坦化柵極導電層以及柵極絕緣層直至暴露層間介質層。

其中，柵極絕緣層包括氧化硅、氮化硅、氮氧化硅、高k材料及其組合，柵極導電層包括摻雜多晶硅、金屬、金屬的合金、金屬的氮化物及其組合。

依照本發明的MOSFET制造方法，通過在移除犧牲柵極之后形成內側間隔壁，有效提高了高k材料和金屬柵極填充率，避免了柵極間隔壁受損，提高了器件加工精度，并最終改善了器件的性能。

本發明所述目的，以及在此未列出的其他目的，在本申請獨立權利要求的范圍內得以滿足。本發明的實施例限定在獨立權利要求中，具體特征限定在其從屬權利要求中。

附圖說明

以下參照附圖來詳細說明本發明的技術方案，其中；

圖1顯示了依照本發明方法的工藝步驟剖面圖，其中在襯底上沉積界面層和犧牲柵極層；

圖2顯示了依照本發明方法的工藝步驟剖面圖，其中光刻/刻蝕界面層和犧牲柵極層形成犧牲柵極堆疊；

圖3顯示了依照本發明方法的工藝步驟剖面圖，其中與現有技術相此，本發明方法省略了(外)柵極間隔壁形成步驟；

圖4顯示了依照本發明方法的工藝步驟剖面圖，其中對襯底離子注入形成源漏區；

圖5顯示了依照本發明方法的工藝步驟剖面圖，其中在整個器件上沉積層間介質層；

圖6顯示了依照本發明方法的工藝步驟剖面圖，其中移除犧牲柵極堆疊形成柵極溝槽；

圖7顯示了依照本發明方法的工藝步驟剖面圖，其中在柵極溝槽內側壁上形成內柵極間隔壁；

圖8顯示了依照本發明方法的工藝步驟剖面圖，其中在柵極溝槽中依次沉積柵極絕緣層和柵極導電層；以及

圖9顯示了依照本發明方法的工藝步驟剖面圖，其中化學機械平坦化柵極絕緣層和柵極導電層直至暴露層間介質層。

附圖標記

1????襯底