[發明專利]電容的制作方法

無效

• 申請號: 201210120234.0
• 申請日: 2012-04-23
• 公開（公告）號: CN103377875A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 陳逸男;徐文吉;葉紹文;劉獻文
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

技術領域

本發明涉及一種制作電容的方法，特別是涉及一種以原子層沉積形成高介電金屬氧化層在金屬薄膜上的方法，可有效避免在沉積過程中金屬與氧化層的接口形成金屬氧化物而影響元件效能。

背景技術

在半導體工藝、平板顯示器或其它電子元件工藝領域中，氣相沉積制程扮演重要角色。隨著電子元件的幾何尺寸持續縮減，而元件密度持續增加，特征的尺寸和深寬比變得越來越有桃戰性。

其中，高介電常數(高k)材料是未來電子裝置生產中，用來作為電容介電層及用來作為柵極介電質的理想材料。目前，最常用來沉積高k介電的方法包括物理氣相沉積(PVD)、化學氣相沉積(CVD)及原子層沉積(ALD)。

其中，原子層沉積法比起物理氣相沉積法與化學氣相沉積法的優點在于更進一步地增進的薄膜厚度控制、且提升晶圓整體均勻度及高寬長比構造之下的質量。一般而言，原子層沉積制程步驟包括將反應蒸汽流的脈沖到放置有基板的處理室中，然后通常用惰性氣體進行一清洗或是排空步驟。在每一次脈沖進程中，在晶圓表面上形成自化學吸附層，接著，此層與包含于下一個脈沖中的成分進行反應，介于每一脈沖之間的清洗或是排空，是用來減少或是消除反應蒸氣流的氣相混合。典型的ALD制程可良好控制薄膜的生長，且可形成厚度極薄的膜層。藉由選擇不同的反應前驅物及氣體，可以使用ALD制程來況積許多不同類型的膜。

現行以高介電材料制作電容仍有一定問題。舉例來說，由于高k介電層通常含有氧(O)，當以高k介電層作為電容電極板之間的絕緣層時，若在高溫環境下，即有可能會在金屬電極與絕緣層接口之間形成氧化物，進而影響元件功能，因此，如何克服此類問題，仍是一重大課題。

發明內容

本發明的主要目的在提供一種以原子層沉積制作電容的方法。特征在于形成一金屬氮化層于高介電金屬氧化層與金屬層之間，作為保護層，可以避免在高溫環境下，金屬與高介電常數氧化層接口接觸，而形成氧化物影響組件。

根據本發明優選實施例，本發明提供一種電容制作方法，包括以下步驟：首先，提供一金屬下電極，接著以原子層沉積法，沉積至少一層金屬氮化層于金屬下電極上，再同樣以原子層沉積法，沉積至少一層高介電常數金屬氧化層于金屬氮化層上，最后形成一金屬上電極覆蓋于高介電常數金屬氧化層。

為讓本發明的上述目的、特征及優點能更明顯易懂，下文特舉優選實施方式，并配合附圖，作詳細說明如下。然而如下的優選實施方式與附圖僅供參考與說明用，并非用來對本發明加以限制。

附圖說明

圖1為依據本發明優選實施例所繪示的電容的剖面示意圖。

圖2為依據本發明優選實施例所繪示制作電容的步驟流程圖。

其中，附圖標記說明如下：

1電容結構????????????10金屬下電極

20金屬氮化層?????????30高介電常數金屬氧化層

40金屬上電極?????????S01步驟流程

S03步驟流程??????????S05步驟流程

S07步驟流程

具體實施方式

請參閱圖1，其為依據本發明優選實施例所繪示的電容的剖面示意圖，如圖1所示，本發明公開一種制作電容結構1的方法。首先，提供一金屬下電極10(步驟S01)，金屬下電極10材料可選自各種具有良好導電性的金屬，例如鋁(aluminum，Al)、鎢(tungsten，W)、銅(copper，Cu)、鋁化鈦(titanium?aluminide，TiAl)、鈦(titanium，Ti)、氮化鈦(titanium?nitride，TiN)、鉭(tantalum，Ta)或氮化鉭(Tantalum?nitride，TaN)等，本發明以氮化鈦為例，但不限于此。

接著先以原子層沉積(Atomic?Layer?deposition，ALD)工藝，沉積一金屬氮化層20于金屬下電極10上(步驟S03)。其中形成金屬氮化層20的步驟包括以下步驟：將一包含有金屬離子的前驅物通入一腔體內，接著通入一惰性氣體，例如為氬氣(Ar)于同一腔體內，然后于所述腔體內通入氨氣，最候再次通入上述的惰性氣體于所述腔體內，進行清洗或是排空，到此為止為一個循環。值得注意的是，由于原子層沉積是在反應物體表面形成自化學吸附層，因此進行一次上述一個循環，將會于金屬下電極10表面形成一層厚度極薄的金屬氮化層20，而一般來說，會重復上述步驟多次，也就是進行多次循環，重復沉積而形成稍厚的金屬氮化層20以符合實際使用需求。