[發(fā)明專利]橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201210120057.6
• 申請日: 2012-03-12
• 公開（公告）號: CN103137661B
• 公開（公告）日: 2017-08-18
• 發(fā)明（設(shè)計）人: 李鐘錫;洪坰國
• 申請（專利權(quán)）人: 現(xiàn)代自動車株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78
• 代理公司: 北京尚誠知識產(chǎn)權(quán)代理有限公司11322
• 代理人: 龍淳

技術(shù)領(lǐng)域

本發(fā)明涉及橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件及其制造方法。更具體地，本發(fā)明涉及配置成將集中至柵氧化膜的電場減小并將在器件進(jìn)行向前動作(forward action)時產(chǎn)生的導(dǎo)通電阻降低的LDMOS器件及其制造方法。

背景技術(shù)

近來，隨著采用一個或更多功率半導(dǎo)體器件的裝置和應(yīng)用裝置在尺寸和電容方面趨向于變得越來越大，對例如絕緣柵雙極晶體管(IGBT)或金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的功率半導(dǎo)體器件存在高要求。此外，還對高效功率半導(dǎo)體器件存在高要求。

在上述功率半導(dǎo)體器件中，適用于集成電路的LDMOS型功率器件具有現(xiàn)有MOS器件的溝道區(qū)，和能夠耐受高擊穿電壓的低濃度漂移區(qū)。具體地，由于在LDMOS型功率器件工作時可以將高達(dá)數(shù)百伏的高電壓施加到漏極，所以漂移區(qū)應(yīng)當(dāng)保持高擊穿電壓，并且在溝道區(qū)與漏極之間的導(dǎo)通電壓應(yīng)當(dāng)較低。因此，為了獲得漂移區(qū)高擊穿電壓和低導(dǎo)通電阻，開發(fā)了具有降低表面電場(RESURF)結(jié)構(gòu)的器件，其中RESURF結(jié)構(gòu)能夠降低表面電場。

具有RESURF結(jié)構(gòu)的常規(guī)功率器件涉及具有其中源電極從源極區(qū)域延伸到部分漂移區(qū)的源場板結(jié)構(gòu)的器件、具有其中源電極從柵極區(qū)域延伸到部分漂移區(qū)的柵場板結(jié)構(gòu)的器件、以及具有其中p-型雜質(zhì)被注入到n-型漂移區(qū)表面中的結(jié)構(gòu)的器件。然而，上述常規(guī)功率器件不能同時實現(xiàn)高擊穿電壓和低導(dǎo)通電阻。

作為高電壓功率器件的LDMOS晶體管具有快速開關(guān)速度、高輸入阻抗、低功率消耗、與互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝的兼容性等，并且在顯示器驅(qū)動集成電路(ICs)、功率變換器、電動機(jī)控制器、汽車電源等中廣泛使用。在這種功率器件中，比導(dǎo)通電阻(specific ON-resistance)和擊穿電壓是關(guān)鍵因素，器件的性能通過其大大地受到影響。如此，已提出各種技術(shù)用于在保持導(dǎo)通電阻的同時增大擊穿電壓。

圖6是示出常規(guī)LDMOS晶體管結(jié)構(gòu)的橫截面視圖。在圖6中，LDMOS晶體管在P-型基底100中包括用作LDMOS晶體管漂移區(qū)的深n-漂移區(qū)102、將在頂部形成有LDMOS晶體管的溝道的p-基體(body)104、n⁺源極106和漏極108、用于基體接觸的p⁺源極110、具有硅的局部氧化(LOCOS)結(jié)構(gòu)的場氧化膜112、柵氧化膜114、漏電極116、和源電極118。

在這種常規(guī)LDMOS晶體管中，n-漂移區(qū)的長度(L_D)和摻雜濃度是用于確定器件的導(dǎo)通電阻和擊穿電壓的重要因素。即，當(dāng)圖6中由箭頭所示的n-漂移區(qū)的長度L_D增大時，擊穿電壓增大并且導(dǎo)通電阻也增大，并且當(dāng)漂移區(qū)的濃度增大時，導(dǎo)通電阻降低并且擊穿電壓也降低。換句話說，漂移區(qū)的長度與濃度之間具有互為消長的關(guān)系。結(jié)果，采用這種常規(guī)LDMOS晶體管結(jié)構(gòu)，難以增大擊穿電壓而不增大導(dǎo)通電阻。

許多報道表明通過在LDMOS晶體管的漂移區(qū)中形成由氧化物代替硅的局部氧化(LOCSO)作為場氧化膜所填充的溝槽可以提高擊穿電壓。例如，LDMOS晶體管已經(jīng)發(fā)展，其通過在LDMOS晶體管的漂移區(qū)中經(jīng)由硅溝槽蝕刻、氧化膜填縫和化學(xué)機(jī)械拋光(CMP)代替LOCOS形成溝槽而表現(xiàn)出擊穿電壓提高而不增大導(dǎo)通電阻(Won-So Son,Young-Ho Sohn and Sie-young Choi,“SOI RESURF LDMOS transistor using trench filled with oxide”,Electronics Letters,Vol.39,pp.1760-1761(2003))。

然而，由于在以上工藝中所涉及的相當(dāng)復(fù)雜的步驟，例如形成這種溝槽結(jié)構(gòu)所需的CMP，所以整個工藝變得比工業(yè)中期望的大多數(shù)工藝更加復(fù)雜和昂貴。

發(fā)明內(nèi)容

本發(fā)明提供具有新結(jié)構(gòu)的LDMOS器件，其中在n-漂移區(qū)形成在P-型基底上的狀態(tài)下，通過外延工藝在該n-漂移區(qū)上形成p-基體。接著，將p-基體區(qū)域部分地蝕刻以形成多個p-外延層，使得當(dāng)器件執(zhí)行用于阻斷反向電壓的動作時，耗盡層形成在p-外延層與n-漂移區(qū)的接合面之間，其中所述接合面包括n-漂移區(qū)與p-基體之間的接合面。本發(fā)明的另一方面是提供用于制造這種LDMOS器件的方法。