[發明專利]一種金屬氧化物半導體電學參數測試器件及制造方法

有效

• 申請號: 201210114864.7
• 申請日: 2012-04-18
• 公開（公告）號: CN103378095A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 譚燦健
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/82
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 李娟

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種金屬氧化物半導體電學參數測試器件及制造方法。

背景技術

現代半導體工藝中，特別是大規模集成電路在制造過程中，為滿足小尺寸器件避免高溫熱過程的特殊要求，生產工藝中會使用較多的等離子體工藝。例如，刻蝕工藝中有源區刻蝕、多晶硅柵刻蝕、接觸孔刻蝕、金屬布線刻蝕、鈍化層刻蝕等；薄膜工藝中有金屬布線絕緣層的形成、最終鈍化保護層的形成等。

在利用等離子體工藝時不可避免的會帶來一些問題，如等離子體損傷、膜層應力變化等，等離子體損傷會在柵極絕緣介質膜層內引入正電荷或負電荷，從而改變界面態引起單個器件閾值電壓漂移；膜層應力也同樣會引起單個器件閾值電壓漂移。

現有的金屬氧化物半導體電路中主要有復合型金屬氧化物半導體器件和單獨的金屬氧化物半導體器件。在多晶硅做柵極的復合型金屬氧化物半導體器件中，因多晶硅密度高等固有特點，使等離子體損傷及膜層應力對界面態影響較小，從而N型金屬氧化物半導體器件、P型金屬氧化物半導體器件閾值電壓變化較小(|Δvt|＜0.06v)；但是在金屬做柵極的金屬氧化物半導體器件中，由于監控電學參數的半導體器件都為單獨的金屬氧化物半導體器件，柵極并沒有釋放電荷的結構，等離子體刻蝕金屬帶來的損傷和直接覆蓋在金屬柵極表面的鈍化層，對金屬界面態影響較大，金屬氧化物半導體器件閾值電壓變化較大(|Δvt|)＞0.06v)。

因此，發明人在實施本發明的過程中，發現現有技術至少存在以下技術問題：

在金屬做柵極的金屬氧化物半導體器件中，如果有等離子損傷，則引入的正電荷或負電荷不能釋放掉，并且會改變界面態，導致閾值電壓有漂移。

發明內容

為解決上述技術問題，本發明提供一種金屬氧化物半導體電學參數測試器件及制造方法，以使金屬做柵極的金屬氧化物半導體電學參數測試器件引入的正電荷或負電荷能釋放掉，改善因等離子損傷帶來電壓閾值變化的影響。

本發明提供一種金屬氧化物半導體電學參數測試器件，所述半導體器件的柵極為金屬柵極，具體的，

N型襯底的第一P型阱區域與第一N+區域形成的第一PN結構成第一個二極管，所述N型襯底的第二P型阱區域與第二N+區域形成的第二PN結構成第二個二極管，所述第一個二極管與所述第二個二極管反向并聯，并與所述柵極相連形成N型金屬氧化物半導體電學參數測試器件；或，

N型襯底與第一P+區域形成的第三PN結構成第三個二極管，所述N型襯底與第二P+區域形成的第四PN結構成第四個二極管，所述第三個二極管與所述第四個二極管反向并聯，并與所述柵極相連形成P型金屬氧化物半導體電學參數測試器件。

本發明還提供了一種N型金屬氧化物半導體電學參數測試器件的制造方法，所述N型金屬氧化物半導體電學參數測試器件的柵極為金屬柵極，該方法包括：

N型襯底上形成第一P型阱區域；

所述第一P型阱區域內注入N型雜質形成第一N+區域；

所述第一P型阱區域與所述第一N+區域形成的第一PN結構成第一個二極管；

N型襯底上形成第二P型阱區域；

所述第二P型阱區域內注入N型雜質形成第二N+區域；

所述第二P型阱區域與所述第二N+區域形成的第二PN結構成第二個二極管；

所述第一個二極管與所述第二個二極管反向并聯并與所述柵極相連，形成N型金屬氧化物半導體電學參數測試器件。

本發明的再一方面還提供了一種P型金屬氧化物半導體電學參數測試器件的制造方法，所述P型金屬氧化物半導體電學參數測試器件的柵極為金屬柵極，該方法包括：

N型襯底區域內注入P型雜質形成第一P+區域；

所述N型襯底區域與所述第一P+區域形成第三PN結構成第三個二極管；

所述N型襯底區域內注入P型雜質形成第二P+區域；

所述N型襯底區域與所述第二P+區域形成第四PN結構成第四個二極管；

所述第三個二極管與所述第四個二極管反向并聯并與所述柵極相連，形成P型金屬氧化物半導體電學參數測試器件。

本發明的有益效果如下：在以金屬做柵極的金屬氧化物半導體電學參數測試器件中，N型金屬氧化物半導體電學參數測試器件或P型金屬氧化物半導體電學參數測試器件的柵極與襯底形成兩個并聯的反向二極管，能很好的將因等離子損傷引入的正電荷或負電荷釋放掉，從而改善界面態，使閾值電壓變化較小，同時使閾值測試值實際反映電路中半導體器件的閾值。

附圖說明

圖1a為本發明實施例中N型金屬氧化物半導體電學參數測試器件結構示意圖；