[發明專利]P-LDMOS的制造方法

無效

• 申請號: 201210114133.2
• 申請日: 2012-04-17
• 公開（公告）號: CN102623354A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 葛洪濤;黃曉櫓
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發明涉及集成電路制造領域，特別涉及一種P-LDMOS的制造方法。

背景技術

橫向雙擴散金屬氧化物半導體(LDMOS)是一種輕摻雜的MOS器件，與CMOS工藝具有非常好的兼容性。傳統CMOS器件通常為源漏對稱結構，而LDMOS采用源漏非對稱結構以滿足較高耐壓和相對低的導通電阻的需求。

如圖1所示，LDMOS的源極區域設有體區結構1，漏極區域中設有漂移區結構2。體區1與傳統的CMOS晶體管中的阱區類似，主要用于控制LDMOS的閾值電壓；漂移區2則主要用于控制LDMOS的耐壓性能。根據擊穿原理可知，PN結擊穿電壓的高低主要取決于摻雜離子濃度較低的一側，即摻雜濃度越淡，可形成的耗盡層寬度越寬，所能承受的耐壓也就越高，故LDMOS的漂移區的離子注入劑量要比CMOS的阱注入小很多。

傳統的CMOS工藝中，通常額外增加兩張光罩分別設置于源極和漏極區域中，以形成體區1和漂移區2，從而實現LDMOS的源漏極非對稱結構，但是光罩的使用導致LDMOS的制造成本升高，不利于實際生產實施。

發明內容

本發明提供一種P-LDMOS的制造方法，能夠在滿足高耐壓和低導通電阻的前提下，減少制程中的光罩數目并降低器件的制造成本。

為解決上述技術問題，本發明提供一種P-LDMOS的制造方法，包括：提供襯底，在所述襯底上形成深N阱；在所述深N阱中形成隔離結構；在所述深N阱的漏極區域形成P阱，在所述深N阱的源極區域形成N阱；在所述深N阱上形成柵極；進行源漏輕摻雜工藝，在所述N阱和P阱內分別形成源極輕摻雜和漏極輕摻雜區；在所述柵極的側壁形成柵極側墻；進行源漏重摻雜以及退火工藝。

較佳的，所述隔離結構采用淺溝道隔離工藝形成。

較佳的，所述N阱和P阱均采用采用光刻和離子注入工藝形成。

較佳的，所述襯底為P型襯底。

較佳的，所述源漏重摻雜中離子注入類型為P型。

與現有技術相比，本發明P-LDMOS的制造方法通過在襯底中形成深N阱，接著在所述深N阱的漏極區域形成N阱，在所述深N阱的源極區域形成P阱；由此，本發明在漏極采用深N阱和P阱取代傳統P-LDMOS中漂移區的光罩，而在源極采用深N阱中的N阱取代了傳統體區中的光罩，在制程中減少了兩個光罩，在滿足器件耐壓的前提下有效降低了LDMOS器件的制造成本。

附圖說明

圖1為現有技術中LDMOS器件剖視圖；

圖2A為本發明一具體實施例中形成深N阱后器件剖視圖；

圖2B為本發明一具體實施例中形成隔離結構后器件剖視圖；

圖2C為本發明一具體實施例中形成P阱后器件剖視圖；

圖2D為本發明一具體實施例中形成N阱后器件剖視圖；

圖2E為本發明一具體實施例中形成柵極后器件剖視圖；

圖2F為本發明一具體實施例中源漏輕摻雜工藝后器件剖視圖；

圖2G為本發明一具體實施例中形成柵極側墻后器件剖視圖；

圖2H為本發明一具體實施例中源漏重摻雜后器件剖視圖。

具體實施方式

本發明的核心思想在于，通過在襯底上形成深N阱，接著在深N阱內形成P阱和N阱；由此，在漏極采用深N阱和P阱取代傳統P-LDMOS中漂移區的光罩，而在源極采用深N阱中的N阱取代了傳統體區中的光罩，與現有技術相比減少了兩個光罩，在滿足器件耐壓的前提下降低了LDMOS器件的制造成本。

為使本發明上述的目的、特征和優點能夠更加明顯易懂，下面結合附圖2A～2H對本發明P-LDMOS器件的制造方法的實施方式做詳細的說明。

請參照圖2A，提供襯底21，并在所述襯底21上形成深N阱22，所述襯底21可為P型襯底，且深N阱22完全覆蓋所述襯底21，即，在整個襯底21區域內均形成深N阱22。

本實施例中，所述深N阱22可通過以下步驟形成：首先，對所述襯底21進行高能離子注入，其中高能離子注入的離子類型為N型，例如砷離子、磷離子、銻離子等；然后進行退火工藝，形成深N阱22，所述深N阱22完全覆蓋襯底21。

請參照圖2B，接著，在所述深N阱22中形成隔離結構23，所述隔離結構23通過淺溝道隔離(STI)形成，其他區域用于后續形成LDMOS的溝道區、柵極、源極以及漏極。

請參照圖2C～2D，在所述深N阱22的漏極區域形成P阱24，在所述深N阱22的源極區域中形成N阱25。