[發明專利]頂柵型N-TFT、陣列基板及其制備方法和顯示裝置

有效

• 申請號: 201210113559.6
• 申請日: 2012-04-17
• 公開（公告）號: CN102683354A
• 公開（公告）日: 2012-09-19
• 發明（設計）人: 胡理科;祁小敬
• 申請（專利權）人: 京東方科技集團股份有限公司;成都京東方光電科技有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/77;G02F1/1362;G02F1/1368
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 羅建民;陳源

技術領域

本發明涉及薄膜晶體管的技術領域，具體地，涉及一種頂柵型N-TFT、陣列基板及其制備方法和顯示裝置。

背景技術

目前，液晶顯示技術越來越普遍地應用在生活的各個領域。液晶顯示技術包括非晶硅薄膜晶體管液晶顯示器(a-Si?TFT?LCD)和低溫多晶硅液晶顯示器(Low?temperature?Polysilicon?LTPS?LCD)。

現有技術中，由于載流子遷移率的限制，非晶硅薄膜晶體管液晶顯示器很難滿足輕薄、省電和高畫質的要求，而低溫多晶硅液晶顯示器則具有畫面刷新速度快、亮度高和清晰度高等優點，所以，低溫多晶硅液晶顯示器越來越成為液晶顯示器的主流產品。然而，低溫多晶硅液晶顯示器中陣列基板的制備工藝復雜，通過需要8-10次構圖工藝才能完成，同時對N-TFT的溝道區和輕摻雜區進行摻雜時，采用兩步摻雜工藝，工藝復雜，降低了陣列基板的良率和生產效率，也增加了生產成本。

發明內容

為簡化工藝，降低生產成本，本發明提供一種頂柵型N-TFT，包括微摻雜的N-TFT溝道區，所述頂柵型N-TFT的柵極厚度和柵絕緣層的厚度使得柵極和柵絕緣層能夠在進行摻雜工藝得到N-TFT輕摻雜區的同時阻擋部分摻雜離子從而得到微摻雜N-TFT溝道區。

優選地，所述頂柵型N-TFT的柵極的材料為鋁、釹或鋁釹合金，所述頂柵型N-TFT的厚度為30～50nm。

優選地，所述柵極絕緣層材料為SiNx層、SiO₂層或SiNx與SiO₂形成的復合層，所述柵極絕緣層的厚度為10～100nm。

本發明還提供一種陣列基板，包括上述的頂柵型N-TFT。

進一步地，所述陣列基板還包括頂柵型P-TFT，所述P-TFT的柵極的厚度大于所述N-TFT柵極的厚度。

進一步地，所述陣列基板還包括頂柵型P-TFT，所述P-TFT的柵極的厚度與所述N-TFT柵極的厚度相同。

本發明還提供一種顯示裝置，包括上述任一所述的陣列基板。

本發明還提供一種頂柵型N-TFT的制備方法，包括如下步驟：

S1、形成N-TFT重摻雜區；

S2、形成柵絕緣層、柵極，然后采用摻雜工藝形成N-TFT輕摻雜區和微摻雜的N-TFT溝道區，其中，柵極厚度和柵絕緣層的厚度使得能夠在進行摻雜工藝得到N-TFT輕摻雜區的同時阻擋部分摻雜離子從而得到微摻雜的N-TFT溝道區。

進一步地，所述頂柵型N-TFT的制備方法還包括：

S3、形成層間絕緣層；

S4、形成源漏電極。

本發明還提供一種陣列基板的制備方法，包括上述任一所述的N-TFT制備方法。

進一步地，所述陣列基板的制備方法還包括：S5、在形成N-TFT的基板上形成鈍化層和像素電極。

具體地，所述陣列基板包括頂柵型P-TFT，所述S2步驟中形成柵極時采用半色調掩膜或灰階掩膜工藝，在對N-TFT輕摻雜區和N-TFT溝道區進行摻雜時，將覆蓋在N-TFT柵極上的光刻膠全部去除，而保留覆蓋在P-TFT柵極上的光刻膠，對N-TFT柵極進行刻蝕，減小N-TFT柵極的厚度，之后將覆蓋在P-TFT柵極上的光刻膠全部去除，再對N-TFT輕摻雜區和N-TFT溝道區進行摻雜。

具體地，所述陣列基板包括頂柵型P-TFT，在S2步驟中形成柵極時采用半色調掩膜或灰階掩膜工藝，在對N-TFT輕摻雜區和N-TFT溝道區進行摻雜時，將覆蓋在N-TFT柵極上的光刻膠全部去除，而保留覆蓋在P-TFT柵極上的光刻膠，在摻雜工藝完成后再去除覆蓋在P-TFT柵極上的光刻膠。

優選地，所述陣列基板的制備方法還包括：在進行S1步驟之前先在基板上形成緩沖層。

本發明具有下述有益效果：

本發明提供的陣列基板及其制作方法和顯示裝置，通過設置N-TFT柵極和柵極絕緣層的厚度，實現了采用一步摻雜工藝同時獲得N-TFT的輕摻雜區和溝道區，在構圖工藝中采用半色調或灰階掩膜工藝，利用七次構圖工藝即可實現陣列基板的制備，簡化了工藝流程，提高了生產效率。

附圖說明

圖1為本發明提供的頂柵型N-TFT的結構示意圖；

圖2為本發明提供的陣列基板的結構示意圖；

圖3為本發明提供的頂柵型N-TFT的制備方法的流程圖；

圖4.1～圖4.8為本發明提供的頂柵型N-TFT制備方法中各步驟的斷面示意圖；

圖5為本發明提供的陣列基板制備方法的流程圖；