[發明專利]DDMOS臺階柵氧化層實現的工藝方法

有效

• 申請號: 201210110034.7
• 申請日: 2012-04-16
• 公開（公告）號: CN103377893A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 邢超;劉劍;孫堯
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體集成電路的制造工藝，尤其是一種DDMOS臺階柵氧化層的制造工藝方法。

背景技術

在電源管理應用領域，18V以下的高壓器件通常采用DDMOS(Drift?Drain?MOS)的結構，即將器件柵端和漏端之間用于降低電場強度的STI或LOCOS結構去掉，使器件耐壓和比導通電阻能合理優化。如圖1所示，是為傳統的LDMOS(Lateral?Diffused?MOS)的器件結構圖，P阱8位于N阱2中，P阱中還有Bulk4和源區5，淺槽隔離結構STI3將Bulk4和源區5隔開，柵氧化層13和多晶硅柵極6橫跨P阱區8和靠近漏區9的擴展區域，其靠近漏區9的部分下方具有用于降低電場強度的淺槽隔離結構STI3。而DDMOS正是將此隔離結構STI3去除，如圖2中的虛線圓圈所示處，形成新的DDMOS結構。這種結構器件設計的難點在于如何優化靠近器件漏端9的柵氧化層13下(圖中虛線圓圈所示處)硅表面的電場強度。如圖3所示，為現有的DDMOS的耐壓BV(Breakdown?Voltage)電勢分布和碰撞電離的仿真圖，圖中可以看到，電勢線(圖中黑線)積聚在器件漏端的柵氧化層下硅表面，該區域電場升高，則會發生碰撞電離。

目前常規的優化途徑是增加器件柵氧化層的厚度來降低電場，其是在阱注入完成之后生長一層厚柵氧化層，接著涂覆光刻膠，將器件的低壓邏輯區域窗口打開，進行低壓邏輯區域的注入及刻蝕，然后去膠，再生長低壓邏輯區域的柵氧化層，這就需要引入一張新的掩模版來區分高壓厚柵氧區域和低壓邏輯區域，這種方法會引起成本上升。

發明內容

為解決上述問題，本發明提供一種DDMOS臺階柵氧化層實現的工藝方法，使在不增加掩模版的情況下制造出臺階狀的柵氧化層，優化靠近器件漏端的柵氧化層下的電場強度，降低制造成本。

為解決上述問題，本發明一種DDMOS臺階柵氧化層實現的工藝方法，其包含如下的步驟：

第1步，在P型硅襯底上進行N阱注入，然后場氧化，涂覆光刻膠并露光顯影，進行P阱注入；

第2步，注入工藝之后，通過光刻膠刻蝕使光刻膠開口增加；

第3步，進行濕法刻蝕，去除開口區域即DDMOS的P阱注入區域的上方的氧化層；

第4步，光刻膠剝離，并進行硅片表面清洗；

第5步，依傳統工藝在整個器件表面生長柵氧化層；

第6步，淀積多晶硅柵極并刻蝕，臺階狀的柵氧化層及多晶硅柵極制作完畢。

進一步地，所述第1步中N阱深度大于P阱，以使N阱在P阱下方將P阱包住。

進一步地，所述第2步中光刻膠刻蝕開口單邊控制在0.2μm～0.4μm之間，確保光刻膠開口將P阱區完全打開，P阱區全部露出。

進一步地，所述第6步中生成的臺階狀部分位于P阱區正上方外側不侵入P阱上方的溝道區。

本發明一種DDMOS臺階柵氧化層實現的工藝方法，通過光刻膠刻蝕和氧化層濕法刻蝕工藝，使DDMOS器件的P阱注入區域的氧化層去除，而漏端擴展區的氧化層得以保留，最終形成臺階狀的柵氧化層，增加的柵氧化層厚度能有效降低電場，提高器件的耐壓和比導通電阻優化度，同時，沒有新的掩模版的引入，成本得以降低。

附圖說明

圖1是LDMOS結構圖；

圖2是DDMOS結構圖；

圖3是DDMOS耐壓電勢仿真圖；

圖4是本發明DDMOS?N阱及P阱注入完成圖；

圖5是本發明DDMOS光刻膠刻蝕示意圖；

圖6是濕法刻蝕去除P阱區氧化層示意圖；

圖7是光刻膠剝離后的示意圖；

圖8是柵氧化層生長示意圖；

圖9是本發明臺階狀柵氧化層和多晶硅柵極完成示意圖；

圖10是本發明的工藝流程圖；

圖11是本發明DDMOS與常規DDMOS的BV曲線圖。

附圖標記說明

1是P型襯底??????????????????2是N阱

3是STI??????????????????????4是bulk

5是源端?????????????????????6是多晶硅柵極

8是P阱??????????????????????9是漏端

10是氧化層??????????????????11是光刻膠

12是漏端擴展區??????????????t是窗口增大的刻蝕量

13是柵氧化層

具體實施方式