[發明專利]半導體結構及其制作方法

有效

• 申請號: 201210107541.5
• 申請日: 2012-04-13
• 公開（公告）號: CN103378102A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 陳逸男;徐文吉;葉紹文;劉獻文
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

技術領域

本發明涉及一種用于埋藏式連接帶(BS，buried?strap)的導電阻擋層結構及其制作工藝，尤其涉及一種用于深槽式電容器中，具有修減面積的均勻導電阻擋層結構及其制作工藝，屬于半導體制造技術領域。

背景技術

目前，產業界廣泛采用一個晶體管搭配一個電容器的結構，作為動態隨機存取器(DRAM)的基本單元。這種一個晶體管搭配一個電容器的組件組合，使得動態隨機存取器結構成為了存儲位密度極高、單位制造成本又低的電子組件，所以在多種計算機存取器件中具有不可替代的地位。同時隨著半導體技術的飛速發展，也同時推動著動態隨機存取器元件正快速地向高密度、高容量的方向發展。

如何能在單位元件面積不斷減小的同時，又能創造出維持電容量在相當水平的電容器，一直是動態隨機存取器技術中最重要也最需要不斷克服的挑戰之一。一種具有深槽式(deep?trench)電容器的動態隨機存取器單元基本結構，通常采用了三維設計，先以刻蝕的方式在硅晶圓表面下方挖掘深槽預備形成電容器之用，從而可以在有限的單元平面面積內利用縱向結構增加電容器存儲面積，這種深槽式電容器設計是目前高密度動態隨機存取器技術的主流之一。

這種深槽式電容器的深槽內填充了重摻雜的多晶硅，且通過連接帶(strap)和晶體管的源極接通。為了進一步增加動態隨機存取器單元的陣列密度，產業界又采用了一種稱為埋藏式連接帶的制備工藝，在第二層多晶硅上使用傾斜工藝注入離子，配合選擇性回蝕方法形成凹槽來得到單邊的自對準連接，稱為埋藏式連接帶。由于此項工藝采用了埋藏式連接帶，即連接帶被推至硅晶圓表面下方的深溝壁上，如此完成的深槽電容器可放置于被動字線的下方，縮小了兩條字線間的距離，有效的增加了動態隨機存取器單元陣列的密度。在文獻中對這種深槽電容器有詳細的記載。

因為單邊自對準的連接帶，需要經過熱處理過程將摻雜物擴散至底材，而和晶體管的源極電性上接通。為了有效控制連接帶，在熱處理過程中作為將摻雜物擴散至底材的窗口(window)，單邊自對準的連接帶必須要有大小恰到好處的面積，否則會增加連接帶結(junction)的電場。

然而這種動態隨機存取器單元中用在深槽電容器的單邊自對準的連接帶，在工藝上卻仍然面對著許多的困難。例如，為了達到動態隨機存取器單元性質普遍均勻的要求，單邊自對準的連接帶必須要有均勻以及大小恰到好處的面積，即存在刻蝕普遍均勻的嚴格要求，因此對刻蝕工藝的要求很高。另外，為了達到電容量的要求，深槽式電容器溝壁上的材料層要求很薄，從而具有缺陷增大的風險，影響良率。

發明內容

因此，本發明將提出一種動態隨機存取器結構中的溝槽式電容器結構，可以保證單邊自對準的連接帶具有均勻以及恰到好處的窗口面積，克服上述工藝難點。

本發明要解決的技術問題在于單邊自對準的連接帶必須要有均勻以及恰到好處面積的問題，所以提供一種具有縮減埋藏式連接帶結構的動態隨機存取器結構及其制作方法。

為了解決上述技術問題，本發明采用如下技術方案：

一種半導體結構，具有半導體底材、電容器導電材料、電介質層以及導電阻擋層。半導體底材具有溝槽。電容器導電材料位在溝槽內。電介質層位在溝槽中，且包圍電容器導電材料。位在電容器導電材料和半導體底材之間的導電阻擋層，被電介質層上下圍繞，且直接接觸電容器導電材料和半導體底材。導電阻擋層具有縮減的面積，作為電連接電容器導電材料和半導體底材修整過均勻的埋藏式連接帶結構。

作為本發明的一項優選方案，電介質層上下圍繞且直接接觸導電阻擋層。

作為本發明的另一項優選方案，導電阻擋層同時位在電容器導電材料、電介質層和半導體底材之間。

作為本發明的另一項優選方案，電介質層分別包含第一介質層以及第二介質層。其中，第一介質層和第二介質層不同，且分別具有互補之傾斜面。

本發明又提出一種半導體結構的制備方法，包括以下步驟：

步驟一、在位在半導體底材中的溝槽中填滿第一介質層，半導體底材的溝槽中有電容器導電材料、第一導電阻擋層和第二導電阻擋層，電容器導電材料位在溝槽內且具有凹槽、第一介質層圍繞電容器導電材料，第一導電阻擋層位在電容器導電材料和半導體底材之間，而第二導電阻擋層位在凹槽中；

步驟二、利用回蝕技術去除填滿溝槽的一部分第一介質層，使得第一介質層形成位在凹槽上的傾斜面，而暴露出電容器導電材料；