[發(fā)明專利]具有張應變的絕緣體上鍺薄膜的制備方法

無效

• 申請?zhí)枺?/td>: 201210106139.5
• 申請日: 2012-04-12
• 公開（公告）號: CN102623386A
• 公開（公告）日: 2012-08-01
• 發(fā)明（設計）人: 李成;黃詩浩;盧衛(wèi)芳;賴虹凱;陳松巖
• 申請（專利權）人: 廈門大學
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 廈門南強之路專利事務所 35200
• 代理人: 馬應森

技術領域

本發(fā)明涉及一種制備具有張應變的絕緣體上鍺(GOI)薄膜的方法，尤其是涉及一種與硅傳統(tǒng)工藝相兼容，在絕緣體上硅(SOI)襯底上外延鍺硅(SiGe)合金薄膜，刻蝕出臺面圖形，在周圍淀積介質薄膜作為保護區(qū)，然后選擇性氧化圖形區(qū)域的SiGe，制備具有張應變的GOI薄膜的方法。

背景技術

鍺材料具有高的載流子遷移率，有可能成為未來微納特征尺寸集成電路金屬-絕緣體-半導體(MOSFET)器件的溝道材料。在鍺中引入應變，將進一步提高其載流子遷移率，獲得高性能的應變Ge?MOSFET器件。另一方面，鍺材料的導帶直接帶與間接帶帶底相差很小，室溫下僅為140meV，理論研究表明，在張應變的作用下，導帶直接帶底向下移動較間接帶導帶底快，兩者相差進一步減小。當張應變達到1.7％時，直接帶與間接帶底發(fā)生反轉，變?yōu)闇手苯訋Р牧希赡艹蔀橹苽涔杌l(fā)光器件的重要材料。應變鍺在微電子和光電子集成器件領域將發(fā)揮重要的作用，然而在鍺中引入張應變的技術仍在探索中。

目前，提高鍺張應變的方法主要有以下幾種：一是利用硅和鍺之間的熱失配，在硅基上外延鍺材料產生張應變([1]J.Liu，D.D.Cannon，K.Wada，Y.Ishikawa，S.Jongthammanurak，D.T.Danielson，J.Michel，L.C.Kimerling，Appl?Phys?Lett，87(2005)011110；[2]Y.Ishikawa，K.Wada，J.Liu，D.D.Cannon，H.C.Luan，J.Michel，L.C.Kimerling，Joumal?of?applied?physics，98(2005)013501)。這種方法存在的問題是達到的最大應變值為0.25％，仍不能實現Ge的準直接帶結構。二是采用機械應力的方法([3]M.El?Kurdi，H.Bertin，E?Martincic，M.de?Kersauson，G.Fishman，S.Sauvage，A.Bosseboeuf，P.Boucaud，Appl?Phys?Lett，96(2010)041909；[4]T.H.Cheng，K.L.Peng，C.Y.Ko，C.Y.Chen，H.S.Lan，Y.R.Wu，C.Liu，H.H.Tseng，Appl?Phys?Lett，96(2010)211108)，通過晶片彎曲提高其張應變，這一類方法獲得的應變不穩(wěn)定，且無法用于集成芯片。三是在GaAs襯底上利用組分漸變的In_xGa_1-xAs緩沖層技術外延生長張應變Ge([5]Y.Huo，H.Lin，R.Chen，M.Makarova，Y.Rong，M.Li，T.I.Kamins，J.Vuckovic，J.S.Harris，Appl?Phys?Lett，98(2011)011111)，雖然可以得到2.33％的張應變，然而這種方法不能與硅基成熟的生產工藝相兼容。

發(fā)明內容

本發(fā)明的目的在于針對目前存在的提高Ge張應變的方法無法用于集成芯片以及與傳統(tǒng)的硅工藝不相兼容的缺點，提供一種具有張應變的絕緣體上鍺薄膜的制備方法。

本發(fā)明的技術方案是首先在SOI襯底上外延生長一定厚度的SiGe薄膜，樣品清洗后采用傳統(tǒng)的光刻和刻蝕工藝得到SiGe的臺面圖形結構；然后利用等離子體增強化學汽相淀積設備沉積一層Si3N4作為保護區(qū)，以防止氧氣對SiGe側面進行氧化；采用常規(guī)電阻式加熱氧化爐對樣品進行選擇性氧化得到具有張應變的GOI單晶薄膜。

本發(fā)明包括以下步驟：

1)在SOI襯底上生長一層Si/SiGe/Si三明治結構；

2)對Si/SiGe/Si三明治結構進行光刻、刻蝕處理后，再沉積保護層，然后采用剝離工藝去掉光刻膠；

3)對樣品進行選擇性氧化和退火，得到局部GOI。

在步驟1)中，所述生長可采用分子束外延或化學汽相沉積法，首先在SOI襯底上外延生長SiGe合金薄膜，對樣品進行清洗去除有機污染物，氧化物和金屬雜質等物質；表面Si層在氧化過程中起到保護鍺流失的作用，所述SiGe合金薄膜的Ge組份在0～1之間，Ge層的厚度可為5～50nm。

在步驟2)中，所述光刻的臺面尺度可小于100μm；所述刻蝕的深度為到達SOI襯底的隱埋SiO₂層；所述沉積Si₃N₄保護層可利用高真空化學汽相淀積設備沉積一層介質材料為Si₃N₄或SiO₂等絕緣介質材料保護層。