[發明專利]一種大規模集成電路中FinFET的制備方法

有效

• 申請號: 201210102518.7
• 申請日: 2012-04-09
• 公開（公告）號: CN102646599A
• 公開（公告）日: 2012-08-22
• 發明（設計）人: 黎明;黃如
• 申請（專利權）人: 北京大學
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京君尚知識產權代理事務所(普通合伙) 11200
• 代理人: 李稚婷

技術領域

本發明屬于大規模半導體集成電路制造技術領域，涉及一種大規模集成電路器件的工藝集成方案。

背景技術

隨著摩爾定律推進到22納米技術節點，傳統的平面型場效應晶體管已經不能滿足低功耗和高性能的要求。為了克服短溝道效應和提高單位面積的驅動電流密度，三維立體結構的魚鰭型場效應晶體管(FinFET)開始引入大規模集成電路制造技術。這種結構由于具有更多的柵控面積，更窄的溝道耗盡區域而擁有非常突出的短溝道控制力和很高的驅動電流。

FinFET在工藝制備上的困難是限制其在大規模集成電路產品中應用的主要原因。其中之一的困難是三維立體柵線條的刻蝕問題。該問題來源于柵材料淀積時的表面不平坦。由于柵材料是在三維立體的魚鰭狀硅條上淀積，因此具有很大的表面起伏，從而造成光刻的聚焦困難，同時對于魚鰭兩側的側墻區域很難將柵材料刻蝕干凈，除非采用較大的過刻蝕，而這對硅有源區會造成損害。這個問題在22納米以下采用更高分辨率的光刻技術時尤為突出，因此會大大限制產品的良率。

已經有一些方法提出將柵材料首先進行平坦化，然后進行光刻和刻蝕。比如美國專利公開說明書US2005056845-A1中提出，在Fin上覆蓋兩層不同種類的柵材料，然后利用化學機械拋光方法將第一層柵材料進行平坦化處理可以得到全局平坦的柵材料。這種方法要求在Fin的頂端先覆蓋一層絕緣介質防止Fin頂部被破壞，因此不能形成三柵結構，也不能降低柵刻蝕的負擔。

解決柵刻蝕在側墻上殘留的問題在美國專利公開說明書US2005170593-A1中利用了大馬士革假柵工藝，即利用柵電極掩膜進行溝槽刻蝕，然后回填柵材料，從而避免了柵材料在Fin側墻上的殘留問題，可以提高產品的可靠性。但是這種方法沒有形成三柵結構，而且Fin頂部的柵條寬度和Fin兩側側墻上的柵條寬度不能自對準形成。

發明內容

本發明針對體硅上的三維三柵FinFET結構在制備過程中存在的上述問題，提出了一種適用于大規模集成電路制造的基于平坦化工藝的后柵工藝集成方案，可以獲得很平整的柵線條光刻平面，同時避免了柵材料在Fin側墻上的殘留問題。此外，本發明還能有效地集成高K金屬柵工藝，避免電學等效厚度增加和功函數漂移，從而獲得優良的器件特性。

本發明的FinFET制備方法，包括以下步驟：

1)在體硅襯底上形成STI隔離層，然后對有源區進行阱注入和溝道摻雜離子注入并退火；

2)將有源區硅表面露出，淀積犧牲柵氧化層，在犧牲柵氧化層上形成假柵，假柵頂部覆蓋二氧化硅和氮化硅的復合硬掩膜；

3)去掉源漏區上覆蓋的犧牲柵氧化層，淀積薄層氮化硅作為源漏區的注入掩膜進行源漏LDD和halo注入，并進行毫秒級閃耀式快速退火；

4)淀積氮化硅，進行光刻，以光刻膠為掩膜各向異性干法刻蝕氮化硅，形成假柵的氮化硅側墻，將源漏區的硅臺露出，然后對源漏區硅臺周圍的STI隔離層進行回刻；

5)去除光刻膠，以露出的硅臺作為子晶窗口進行源漏外延生長，接著進行源漏追加注入和毫秒級閃耀式退火，形成源漏區；

6)淀積二氧化硅，使得硅片表面完全被覆蓋；然后以假柵頂部的氮化硅作為停止層，利用化學機械拋光進行二氧化硅減薄和平坦化；接著對二氧化硅進行干法刻蝕回刻，回刻至假柵高度的三分之一到二分之一處；

7)淀積氮化硅，利用化學機械拋光進行氮化硅減薄，停止在假柵頂部的二氧化硅層上或者多晶硅假柵上；利用剩余的氮化硅作為硬掩膜，去除假柵，露出假柵下的STI隔離層；對該部分STI隔離層進行干法刻蝕回刻，形成Fin形溝道區；

8)腐蝕去掉Fin形溝道區頂部和側面上殘留的二氧化硅，進行真實柵介質和柵電極材料的淀積，完成器件結構。

在本發明方法的實施過程中，可采取下述的一些具體操作：

步驟1)先在體硅襯底上生長二氧化硅和淀積氮化硅，然后通過光刻將有源區的圖形轉移到氮化硅層上，以光刻膠作為掩膜刻蝕氮化硅，再以氮化硅為硬掩膜干法刻蝕二氧化硅和硅，形成淺槽，淺槽深度范圍在1000埃～3000埃；利用高深寬比二氧化硅淀積技術回填淺槽并覆蓋整個硅表面；通過化學機械拋光技術對二氧化硅表面進行平坦化，并減薄至氮化硅硬掩膜層，形成STI隔離層。

在步驟1)形成STI隔離層后，先進行阱的光刻和注入，然后去除有源區之上的氮化硅硬掩膜層，進行溝道摻雜離子注入。