[發明專利]一種大規模集成電路中FinFET的制備方法

有效

• 申請號: 201210102518.7
• 申請日: 2012-04-09
• 公開（公告）號: CN102646599A
• 公開（公告）日: 2012-08-22
• 發明（設計）人: 黎明;黃如
• 申請（專利權）人: 北京大學
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京君尚知識產權代理事務所(普通合伙) 11200
• 代理人: 李稚婷

1.一種FinFET制備方法，包括以下步驟：

1)在體硅襯底上形成STI隔離層，然后對有源區進行阱注入和溝道摻雜離子注入并退火；

2)將有源區硅表面露出，淀積犧牲柵氧化層，在犧牲柵氧化層上形成假柵，假柵頂部覆蓋二氧化硅和氮化硅的復合硬掩膜；

3)去掉源漏區上覆蓋的犧牲柵氧化層，淀積薄層氮化硅作為源漏區的注入掩膜進行源漏LDD和halo注入，并進行毫秒級閃耀式快速退火；

4)淀積氮化硅，進行光刻，以光刻膠為掩膜各向異性干法刻蝕氮化硅，形成假柵的氮化硅側墻，將源漏區的硅臺露出，然后對源漏區硅臺周圍的STI隔離層進行回刻；

5)去除光刻膠，以露出的硅臺作為子晶窗口進行源漏外延生長，接著進行源漏追加注入和毫秒級閃耀式退火，形成源漏區；

6)淀積二氧化硅，使得硅片表面完全被覆蓋；然后以假柵頂部的氮化硅作為停止層，利用化學機械拋光進行二氧化硅減薄和平坦化；接著對二氧化硅進行干法刻蝕回刻，回刻至假柵高度的三分之一到二分之一處；

7)淀積氮化硅，利用化學機械拋光進行氮化硅減薄，停止在假柵頂部的二氧化硅層上或者多晶硅假柵上；利用剩余的氮化硅作為硬掩膜，去除假柵，露出假柵下的STI隔離層；對該部分STI隔離層進行干法刻蝕回刻，形成Fin形溝道區；

8)腐蝕去掉Fin形溝道區頂部和側面上殘留的二氧化硅，進行真實柵介質和柵電極材料的淀積，完成器件結構。

2.如權利要求1所述的FinFET制備方法，其特征在于，步驟1)先在體硅襯底上生長二氧化硅和淀積氮化硅，然后通過光刻將有源區的圖形轉移到氮化硅層上，以光刻膠作為掩膜刻蝕氮化硅，再以氮化硅為硬掩膜干法刻蝕二氧化硅和硅，形成淺槽，淺槽深度范圍在1000埃～3000埃；利用高深寬比二氧化硅淀積技術回填淺槽并覆蓋整個硅表面；通過化學機械拋光技術對二氧化硅表面進行平坦化，并減薄至氮化硅硬掩膜層，形成STI隔離層；隨后進行阱的光刻和注入，然后去除氮化硅硬掩膜層，進行溝道摻雜離子注入。

3.如權利要求1所述的FinFET制備方法，其特征在于，步驟2)在裸露的有源區硅表面利用原子層淀積技術淀積一薄層氧化硅作為犧牲柵氧化層，在上面繼續淀積一層多晶硅或者非晶硅作為假柵材料，然后依次繼續淀積二氧化硅和氮化硅作為硬掩膜；接著進行柵線條光刻，利用光刻膠為掩膜刻蝕頂部氮化硅；去掉光刻膠，以刻蝕后的頂部氮化硅作為硬掩膜干法刻蝕二氧化硅和假柵，最終停止在犧牲柵氧化層上。

4.如權利要求1所述的FinFET制備方法，其特征在于，步驟4)中源漏區硅臺周圍的STI隔離層回刻深度為100埃～2000埃。

5.如權利要求1所述的FinFET制備方法，其特征在于，步驟5)中，對于P型晶體管源漏外延生長SiGe材料；對于N型晶體管源漏外延生長Si或SiC材料。

6.如權利要求1所述的FinFET制備方法，其特征在于，步驟5)中，沿Fin寬度方向的源漏外延厚度不超過集成電路中相鄰Fin間距的三分之一。

7.如權利要求1所述的FinFET制備方法，其特征在于，步驟6)中采用高密度等離子體化學氣相淀積方法進行二氧化硅淀積，使得硅片表面完全被覆蓋，然后進行減薄、平坦化和回刻。

8.如權利要求1所述的FinFET制備方法，其特征在于，步驟7)中假柵的去除是先進行干法刻蝕，然后再進行濕法腐蝕。

9.如權利要求1所述的FinFET制備方法，其特征在于，步驟7)中對假柵下STI隔離層進行回刻的深度為100埃～2500埃。

10.如權利要求1所述的FinFET制備方法，其特征在于，步驟8)進行高K介質和金屬柵電極的淀積，然后利用化學機械拋光對金屬柵進行減薄平坦化，停止在氮化硅層上，得到三維三柵FinFET器件。