[發明專利]一種NAND閃存芯片及其棋盤格檢查的芯片編程方法有效
| 申請號: | 201210099928.0 | 申請日: | 2012-04-06 |
| 公開(公告)號: | CN103366825A | 公開(公告)日: | 2013-10-23 |
| 發明(設計)人: | 蘇志強;丁沖 | 申請(專利權)人: | 北京兆易創新科技股份有限公司 |
| 主分類號: | G11C29/10 | 分類號: | G11C29/10 |
| 代理公司: | 北京安信方達知識產權代理有限公司 11262 | 代理人: | 栗若木;曲鵬 |
| 地址: | 100083 北京市海淀*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 nand 閃存 芯片 及其 棋盤 檢查 編程 方法 | ||
技術領域
本發明涉及芯片測試領域,尤其涉及一種NAND閃存芯片及其棋盤格檢查的芯片編程方法。
背景技術
在NAND?Flash(閃存)測試中,有一項重要而基本的測試,其基本過程是:將整個芯片上的cell(單元)編程為“0”cell和“1”cell的間隔組合,與每個“0”cell相鄰的周圍四個cell都是“1”,與每個“1”cell相鄰的周圍四個cell都是“0”,該分布圖又被稱為“Check?Board(棋盤格檢查)”。圖1是進行Check?Board時芯片中一部分區域的示意圖,包括排列成3行3列的9個cell,三列cell分別與三條位線BL<n-1>、BL<n>、BL<n+1>相連,三行cell分別與三條讀信號WL<n-1>、WL<n>、WL<n+1>相連,n為大于1的整數;在測試時,將連接位線BL<n-1>和讀信號WL<n+1>的cell編程為1,將連接位線BL<n>和讀信號WL<n+1>的cell編程為0,將連接位線BL<n+1>和讀信號WL<n+1>的cell編程為1,將連接位線BL<n-1>和讀信號WL<n>的cell編程為0,將連接位線BL<n>和讀信號WL<n>的cell編程為1,將連接位線BL<n+1>和讀信號WL<n>的cell編程為0,將連接位線BL<n-1>和讀信號WL<n-1>的cell編程為1,將連接位線BL<n>和讀信號WL<n-1>的cell編程為0,將連接位線BL<n+1>和讀信號WL<n-1>的cell編程為1;芯片上其它位置上的cell的情況可以類推。該測試的基本目的是檢查Bitline(位線)之間的short(短路)及壞點情況。
為了完成這樣一個Check?Board的測試,需要對芯片進行Chip?Program(芯片編程)操作。Nand?Flash的Program(編程)是以Page(頁)以基礎的,必須一個Page做完后再進行下一個Page的Program操作,也就是Page?by?Page的進行。一個Page一般對應于一條Wordline(字線),大小不同density(密度)的NAND?Flash會有所不同,一般為512Byte(字節)、2K?Byte、4K?Byte等size(尺寸)。
Chip?Program的具體過程如圖2所示:要執行一次Page?Program操作,首先需要發起Write?Enable(寫使能)命令,該命令是在進行任何要改變memory(存儲器)內容的操作之前必須首先執行的,否則后面的命令將會被忽略;然后,執行Program?load(編程裝載)命令,將需要進行Program的Data?Bytes(數據字節,在Check?Board測試中,該Data?Bytes就是010101......或101010......的序列,二種序列交替出現)全部傳送到Cache?Buffer(高速緩沖存儲器緩沖器)中,這個過程對應于圖2中的Serial?Data?In;而后發起Program?Execute(編程執行)命令,開始將數據從Cache?Buffer傳送到NANDFlash的main?array(主陣列)中,對于一個Page所進行的這個過程對應于圖2中的時間Tpgm;待Data?Bytes全部傳送完畢后,就完成了一個Page的Program操作。在Program編程操作進行過程中,可以發起Polling查詢命令,來查看所執行操作的狀態。當一個Page的Program成功完成后,可以向Cache?Buffer裝載下一個序列的Data?Bytes,開始下一個Page的Program;如圖2所示,主陣列中含有多個塊Block,如圖2中的Block?1到Block?N,N為NANDFlash中的Block的數量;每個Block中又含有多個,比如Page?i(i為正整數)就屬于Block?M,M為1到N之間的一個整數。這樣Page?by?Page,直到芯片所有Page都執行了Program操作。
整芯片的Page?Program完成后,為了將芯片中的內容讀出來以進行驗證,還需要再進行Page?Read操作,將一個所選中Page中的數據傳送到Cache?Buffer中的過程對應于圖2中的時間Trd,完成后將Cache?Buffer中的Data?Bytes移除,這個過程對應于圖2中的Serial?Data?Out。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京兆易創新科技股份有限公司,未經北京兆易創新科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210099928.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:吸附方法
- 下一篇:一種制作室內地圖的方法和制作室內地圖的裝置





