[發明專利]半導體元件

有效

• 申請號: 201210099699.2
• 申請日: 2012-04-06
• 公開（公告）號: CN103367318A
• 公開（公告）日: 2013-10-23
• 發明（設計）人: 陳逸男;徐文吉;葉紹文;劉獻文
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

技術領域

本發明涉及半導體元件技術領域，特別是涉及具有硅貫通電極的半導體元件，其硅貫通電極周圍具有多個可吸收熱應力的深溝槽，在硅貫通電極因溫度而改變體積時，可達到緩沖的作用。

背景技術

半導體芯片持續朝著增加效能而同時縮小尺寸的方向上發展。對于形成在單層芯片上的集成電路而言，更小的芯片其物理上的限制會限定了功率的消耗，使得此種芯片的制程技術面臨所能制作之適小型電路的極限。因此目前的解決方案是采用3D堆棧式封裝技術，利用硅貫通電極(Through-Silicon?Via)方式堆棧并連接芯片，節省芯片模塊的空間。

一般來說，硅貫通電極的制作方式包括以雷射來鉆孔或是以干蝕刻的方式在基板上形成通孔，然后再以導電材料填入通孔，成為電性硅貫通電極。通常使用的導電材料為銅，而基板的材料為硅。

銅的熱膨脹系數大約為16.5×10^-6/K，而硅的熱膨脹系數大約為4.68×10^-6/K，因此銅和硅的熱膨脹系數差異極大。當操作電子產品時，封裝芯片溫度會上升，然而因為銅和硅的熱膨脹系數差異性，造成了銅和硅之間的界面在溫度變化時會有極大的應力產生。此應力會使得材料層脫層、基板產生裂縫或降低晶體管的效能。

為了解決溫度變化造成的應力問題，過往的解決方式包含縮小硅貫通電極的直徑，使得硅貫通電極和相鄰的硅貫通電極之間的距離增加；又或將硅貫通電極設置于離主動區域較遠處。然而，這些方式會增加芯片的體積或是需要較復雜的制程步驟。

發明內容

本發明的主要目的在提供一種具有硅貫通電極的半導體元件，硅貫通電極周圍設置有復數個深溝槽，可有效吸收因熱漲冷縮產生的應力，避免元件因溫度改變而受到破壞。

根據本發明優選實施例，本發明提供一種半導體元件，包含有基底；氧化物層，設于所述基底上；至少一硅貫通電極，設于所述基底以及所述氧化物層中，并且貫穿所述基底以及氧化物層；以及多個深溝槽，至少設于所述硅貫通電極周圍的基底中。

為讓本發明的上述目的、特征及優點能更明顯易懂，下文特舉優選實施方式，并配合附圖，作詳細說明如下。然而如下的優選實施方式與附圖僅供參考與說明用，并非用來對本發明加以限制者。

附圖說明

圖1-3為依據本發明優選實施例所繪示具有硅貫通電極的半導體元件剖面示意圖

圖4為依據本發明優選實施例所繪示具有硅貫通電極的半導體元件于高溫下的剖面示意圖

其中，附圖標記說明如下：

2?????硅貫通電極區??????4?????緩沖區

10????半導體元件????????12????基底

14????氧化物層??????????16????深溝槽

18????孔洞??????????????20????貫穿孔

22????導電層????????????24????硅貫通電極

30????應力

具體實施方式

請參閱圖1，其為依據本發明優選實施例所繪示的半導體元件的剖面示意圖，如圖1所示，半導體元件10包含有一基底12，例如是硅基底(silicon?substrate)、外延硅(epitaxial?silicon?substrate)、硅鍺半導體基底(silicon?germanium?substrate)或碳化硅基底(silicon?carbide?substrate)等，本發明的優選實施例是以塊狀硅基底(bulk?silicon?substrate)為例。基底上定義有至少一硅貫通電極區2以及一緩沖區4，其中硅貫通電極區4是本發明后續步驟中，硅貫通電極的預定設置處，而緩沖區4則是本發明后續步驟中，預定形成的多個深溝槽所在位置。