[發明專利]源漏輕摻雜方法、半導體器件及其制造方法

無效

• 申請號: 201210097698.4
• 申請日: 2012-03-23
• 公開（公告）號: CN102623314A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 俞柳江
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/265
• 分類號: H01L21/265;H01L21/336;H01L29/78
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種源漏輕摻雜方法、半導體器件及其制造方法。

背景技術

CMOS(互補金屬氧化物半導體)運算放大器，是各種電路的基礎單元之一。隨著信息技術的發展，對于信息數據的處理速度要求越來越高，對其中采用的CMOS運算放大器的頻率響應特性要求也越來越高。然而，CMOS器件的寄生電容隨著工作頻率的升高起到越來越大的負面作用，如何減小這些寄生電容對CMOS運算放大器的影響，已經成為提高CMOS運算放大器頻率響應特性的關鍵。

密勒電容是一個等效電容，其描述的是跨接在運算放大器的輸出端與輸入端之間的反饋電容(C_C)對運算放大器頻率特性的影響。如圖1A所示的一個運算放大器電路，一個戴維南電源(V_A)11通過一個戴維南電阻(R_A)12驅動這個電路，在輸出端(V_out)17設有第一電阻(R_L)15和第一電容(C_L)16組成的相移電路作為負載，輸入端(V_in)18和輸出端17通過一個反饋電容(C_C)13相連，放大器14的電壓增益值為A_v，即V_out＝A_V*V_in。密勒電容對于電路的頻率特性的影響稱為密勒效應。

請參照圖1B，其為圖1A的等效電路圖，密勒效應是通過放大輸入電容來起作用的，即密勒電容(C_M)13’可以使得器件或者電路的等效輸入電容增大(1+A_v)倍，其中C_M＝C_C*(1+A_v)。因此很小的反饋電容(C_C)13即可造成器件或者電路的頻率特性大大降低。

請參照圖2，其為現有技術中共源極運算放大器的電路的示意圖，所述共源極運算放大器的電路通常包括一個NMOS(N型金屬氧化物半導體)晶體管22和一個輸出電阻(R_out)25，輸出端24為NMOS晶體管22的漏端，輸入端21為NMOS的柵端。在輸出端和輸入端之間，由于存在柵漏的寄生交疊電容(C_gd)23，構成一個反饋電容，由于密勒效應，寄生交疊電容23會嚴重降低共源極運算放大器的頻率響應特性。如何在保持器件性能不變的前提下，減小寄生的交疊電容，成為提高共源極運算放大器頻率響應特性的關鍵。

通常工藝中，請參照圖3，源漏輕摻雜的離子注入方向垂直于襯底31的表面，在進行完離子注入和退火工藝后，形成源極輕摻雜區32和漏極輕摻雜區33；源極輕摻雜區32和漏極輕摻雜區33與柵極結構34的交疊面積相同，即成對稱結構。現有技術的工藝步驟簡單但是對減小寄生電容并沒有實質性的效果。而電路中的寄生電容隨著工作頻率的升高起到越來越大的負面作用，如何減小這些寄生電容對運算放大器的影響，已經成為提高運算放大器頻率響應特性的關鍵。

發明內容

本發明的目的在于提供一種源漏輕摻雜工藝，能夠降低漏端的寄生電容，從而提高共源極運算放大器的頻率響應特性。

為解決上述技術問題，本發明提供一種源漏輕摻雜方法，所述源漏輕摻雜方法的離子注入方向向源極方向傾斜并與垂直于襯底方向成一夾角，以使形成的源極輕摻雜區和漏極輕摻雜區為非對稱結構，所述源極輕摻雜區比漏極輕摻雜區更靠近溝道。

較佳的，在所述的源漏輕摻雜方法中，所述夾角為5度至45度。

較佳的，采用砷離子進行離子注入，注入能量為5Kev～10Kev，注入劑量為1*10¹⁴～1.5*10¹⁵/cm²。

較佳的，采用磷離子進行離子注入，注入能量為1.5Kev～5Kev，注入劑量為1*10¹⁴～2*10¹⁵/cm²。

較佳的，采用硼離子進行離子注入，注入能量為0.5Kev～4Kev，注入劑量為1*10¹⁴～1.5*10¹⁵/cm²。

較佳的，采用銦離子進行離子注入，注入能量為5Kev～20Kev，注入劑量為5*10¹³～1*10¹⁵/cm²。