[發明專利]源漏輕摻雜方法、半導體器件及其制造方法

無效

• 申請號: 201210097698.4
• 申請日: 2012-03-23
• 公開（公告）號: CN102623314A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 俞柳江
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/265
• 分類號: H01L21/265;H01L21/336;H01L29/78
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

1.一種源漏輕摻雜方法，其特征在于，所述源漏輕摻雜方法的離子注入方向向源極方向傾斜并與垂直于襯底方向成一夾角，以使形成的源極輕摻雜區和漏極輕摻雜區為非對稱結構，所述源極輕摻雜區比漏極輕摻雜區更靠近溝道。

2.如權利要求1所述的源漏輕摻雜方法，其特征在于，所述夾角為5度至45度。

3.如權利要求1所述的源漏輕摻雜方法，其特征在于，采用砷離子進行離子注入，注入能量為5Kev～10Kev，注入劑量為1*10¹⁴～1.5*10¹⁵/cm²。

4.如權利要求1所述的源漏輕摻雜方法，其特征在于，采用磷離子進行離子注入，注入能量為1.5Kev～5Kev，注入劑量為1*10¹⁴～2*10¹⁵/cm²。

5.如權利要求1所述的源漏輕摻雜方法，其特征在于，采用硼離子進行離子注入，注入能量為0.5Kev～4Kev，注入劑量為1*10¹⁴～1.5*10¹⁵/cm²。

6.如權利要求1所述的源漏輕摻雜方法，其特征在于，采用銦離子進行離子注入，注入能量為5Kev～20Kev，注入劑量為5*10¹³～1*10¹⁵/cm²。

7.一種半導體器件制造方法，其特征在于，包括：

在襯底上形成柵極結構，所述襯底包括源極區域和漏極區域；

以所述柵極結構為掩膜，在柵極結構兩側的襯底內進行源漏輕摻雜，形成源極輕摻雜區和漏極輕摻雜區，所述源漏輕摻雜的離子注入方向向源極重摻雜區方向傾斜并與垂直于襯底方向成一夾角；

在所述襯底上形成側墻沉積層，對所述側墻沉積層進行刻蝕，以在柵極結構的側壁形成柵極側墻；

進行源漏重摻雜以及退火工藝。

8.如權利要求7所述的半導體器件制造方法，其特征在于，所述夾角為5度至45度。

9.一種半導體器件，其特征在于，包括：襯底，所述襯底包括源極區域、漏極區域以及形成于所述襯底上的柵極結構，還包括形成于所述襯底中的源極輕摻雜區和漏極輕摻雜區，其特征在于，所述源極輕摻雜區和漏極輕摻雜區為非對稱結構，所述源極輕摻雜區比漏極輕摻雜區更靠近溝道。