[發明專利]基于體硅的三維陣列式后柵型SiNWFET制備方法

無效

• 申請號: 201210094052.0
• 申請日: 2012-03-31
• 公開（公告）號: CN102610529A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 黃曉櫓
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;B82Y10/00
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發明涉及半導體制造領域，特別是涉及一種基于體硅的三維陣列式硅納米線場效應晶體管(SiNWFET)制備方法。

背景技術

現有技術中，通過縮小晶體管的尺寸來提高芯片的工作速度和集成度、減小芯片功耗密度一直是微電子工業發展所追求的目標。在過去的四十年里，微電子工業發展一直遵循著摩爾定律。當前，場效應晶體管的物理柵長已接近20nm，柵介質也僅有幾個氧原子層厚，通過縮小傳統場效應晶體管的尺寸來提高性能已面臨一些困難，這主要是因為小尺寸下短溝道效應和柵極漏電流使晶體管的開關性能變壞。

納米線場效應晶體管(Nanowire?MOSFET，NWFET)有望解決這一問題。一方面，小的溝道厚度和寬度使納米線場效應晶體管的柵極更接近于溝道的各個部分，有助于晶體管柵極調制能力的增強，而且它們大多采用圍柵結構，柵極從多個方向對溝道進行調制，能夠進一步增強調制能力，改善亞閾值特性。因此，納米線場效應晶體管可以很好地抑制短溝道效應，使晶體管尺寸得以進一步縮小。另一方面，納米線場效應晶體管利用自身的細溝道和圍柵結構改善柵極調制力和抑制短溝道效應，緩解了減薄柵介質厚度的要求，有望減小柵極漏電流。此外，納米線溝道可以不摻雜，減少了溝道內雜質離散分布和庫侖散射。對于一維納米線溝道，由于量子限制效應，溝道內載流子遠離表面分布，故載流子輸運受表面散射和溝道橫向電場影響小，可以獲得較高的遷移率。基于以上優勢，納米線場效應晶體管越來越受到科研人員的關注。由于硅材料和工藝在半導體工業中占有主流地位，與其他材料相比，硅納米線場效應晶體管(SiNWFET)的制作更容易與當前工藝兼容。

納米線場效應晶體管的關鍵工藝是納米線的制作，可分為自上而下和自下而上兩種工藝路線。對于硅納米線的制作，前者主要利用光刻(光學光刻或電子束光刻)和刻蝕(ICP、RIE刻蝕或濕法腐蝕)工藝，后者主要基于金屬催化的氣-液-固(VLS)生長機制，生長過程中以催化劑顆粒作為成核點。目前，自下而上的工藝路線制備的硅納米線由于其隨機性而不太適合硅納米線場效應晶體管的制備，因此目前的硅納米線場效應晶體管中的硅納米線主要是通過自上而下的工藝路線制備。

目前，基于單個硅納米線的場效應晶體管(MOSFET)工藝制備方法研究比較熱門，如申請號為200710098812.4，發明名稱為“一種體硅納米線晶體管器件的制備方法”的中國專利，公開了一種基于體硅的通過自上而下的途徑實現體硅納米線結構的工藝方法，由于其基于體硅的工藝特點，可以有效抑制器件的自加熱效應。

但隨著硅納米線截面積的縮小，器件的電流驅動能力會受到納米線截面積的限制，使得硅納米線場效應晶體管在模擬或射頻電路中的應用受到限制，因此，有人開始研究采用多條納米線作為輸運溝道，以解決該問題。但由于多條納米線溝道結構是橫向制備的，其集成密度將大打折扣。

W.W.Fang等人在IEEE?ELECTRON?DEVICE?LETTERS，VOL.28，NO.3，MARCH?2007上發表的論文《Vertically?Stacked?SiGe?Nanowire?Array?Channel?CMOS?Transistors》中提出了一種縱向制備硅納米線的方法，使得硅納米線場效應晶體管器件在縱向集成多條硅納米線，從而使得器件的電流驅動能力成倍增大，同時集成密度不受影響。既可以保持平面結構場效應晶體管(FET)的優勢又增強了柵極調制能力。其工藝方法是在SOI(Silicon?on?Insulator)上交替生長(Ge/Si?Ge)/Si/(Ge/SiGe)/Si層，并在其上定義鰭形(Fin)結構，然后進行750℃干氧氧化，由于SiGe層較Si層有更快的氧化速率以致SiGe層完全被氧化，氧化過程中Ge進入鄰近的Si層表面形成SiGe合金，腐蝕掉完全被氧化的SiGe層后得到三維堆積的、表面裹有SiGe合金的Si納米線。然后進行熱氧化，在硅納米線(SiNW)表面形成Si_1-XGe_XO₂作為柵極氧化層，再淀積無定型硅或者多晶硅，最后通過光刻和蝕刻形成柵極。該方法可以實現縱向堆疊型硅納米線場效應晶體管結構，但存在一個缺點：當SiGe層氧化過程中，Ge會濃縮到Si層的表面，去除SiO2后，在硅納米線表面裹有一層濃縮后的SiGe合金。由于GeO2溶于水，它使得后續工藝面臨巨大的不便，另外，GeO2的介電常數較SiO2小，GeO2與Si的界面態較大，不適合作為場效應晶體管(FET)的柵氧化層。

發明內容