[發明專利]基于體硅的三維陣列式后柵型SiNWFET制備方法

無效

• 申請號: 201210094052.0
• 申請日: 2012-03-31
• 公開（公告）號: CN102610529A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 黃曉櫓
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;B82Y10/00
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

1.一種基于體硅的三維陣列式后柵型SiNWFET制備方法，其特征在于，包括：

提供一體硅襯底，所述體硅襯底上交替生長有SiGe層和Si層；

對所述SiGe層和Si層進行光刻和刻蝕，形成陣列式鰭形有源區，剩余的SiGe層和Si層作為源漏區；

通過選擇性刻蝕去除所述陣列式鰭形有源區中的SiGe層，形成三維陣列式硅納米線；

在所述源漏區之間的體硅襯底上形成隔離介質層；

對所述隔離介質層進行光刻和刻蝕，形成柵極溝槽；

在所述三維陣列式硅納米線上形成柵極氧化層；

在所述柵極溝槽內形成柵極。

2.如權利要求1所述的基于體硅的三維陣列式后柵型SiNWFET制備方法，其特征在于，距離所述體硅襯底最近的一層為SiGe層，距離體硅襯底最遠的一層也為SiGe層。

3.如權利要求1所述的基于體硅的三維陣列式后柵型SiNWFET制備方法，其特征在于，對所述SiGe層和Si層進行光刻和刻蝕之前，對所述源漏區之間的區域進行離子注入。

4.如權利要求1所述的基于體硅的三維陣列式后柵型SiNWFET制備方法，其特征在于，對所述SiGe層和Si層進行光刻和刻蝕之前，對所述源漏區進行離子注入。

5.如權利要求1所述的基于體硅的三維陣列式后柵型SiNWFET制備方法，其特征在于，在所述源漏區之間的體硅襯底上形成隔離介質層之后，對所述源漏區進行離子注入。

6.如權利要求1所述的基于體硅的三維陣列式后柵型SiNWFET制備方法，其特征在于，所述選擇性刻蝕采用次常壓化學氣相刻蝕法。

7.如權利要求6所述的基于體硅的三維陣列式后柵型SiNWFET制備方法，其特征在于，所述次常壓化學氣相刻蝕法采用氫氣和氯化氫混合氣體，其中氫氣和氯化氫混合氣體的溫度在600℃～800℃之間，其中氯化氫的分壓大于300Torr。

8.如權利要求1所述的基于體硅的三維陣列式后柵型SiNWFET制備方法，其特征在于，所述的每條硅納米線直徑在1納米～1微米之間。

9.如權利要求1所述的基于體硅的三維陣列式后柵型SiNWFET制備方法，其特征在于，所述的每條硅納米線的截面形狀為圓形、橫向跑道形或縱向跑道形。

10.如權利要求1所述的基于體硅的三維陣列式后柵型SiNWFET制備方法，其特征在于，在所述源漏區之間的體硅襯底上形成隔離介質層之前，還包括：

對所述三維陣列式硅納米線進行熱氧化；

蝕刻掉所述熱氧化形成的二氧化硅。

11.如權利要求1所述的基于體硅的三維陣列式后柵型SiNWFET制備方法，其特征在于，所述柵極氧化層的材料為二氧化硅、氮氧化硅或高K介質層。

12.如權利要求11所述的基于體硅的三維陣列式后柵型SiNWFET制備方法，其特征在于，所述高K介質層是HfO2、Al2O3、ZrO2中的一種或其任意組合。

13.如權利要求1所述的基于體硅的三維陣列式后柵型SiNWFET制備方法，其特征在于，所述柵極的材料為多晶硅、無定形硅、金屬中的一種或其任意組合。

14.如權利要求1所述的基于體硅的三維陣列式后柵型SiNWFET制備方法，其特征在于，所述隔離介質層的材料為二氧化硅。