[發明專利]具有芯片上監視器電路和控制電路的電路裝置及對應方法

有效

• 申請號: 201210089956.4
• 申請日: 2012-03-30
• 公開（公告）號: CN102736016A
• 公開（公告）日: 2012-10-17
• 發明（設計）人: T.鮑曼;C.帕哈
• 申請（專利權）人: 英特爾移動通信有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R35/00
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 段俊峰;劉鵬

技術領域

各個實施例涉及具有多個芯片上（on-chip）監視器電路和控制電路的電路裝置以及對應的方法。

背景技術

現代電子系統（例如移動電話、數碼攝像機和個人數字助理）具有對高度集成且高能效的半導體電路的不斷增長的需要。為了滿足這些需求，減小了半導體電路內的場效應晶體管（FET）的物理大小。由于縮小的大小，FET變得更易受半導體電路的參數（例如過程、供電電壓、器件的老化、和溫度）的變化影響。傳統地，通過防護頻帶（guard-banding）來對這些變化進行建模，即，可以添加安全余量，以慮及半導體電路的健壯操作。然而，安全余量在面積和功率耗散方面是昂貴的。

可以實現芯片上監視器電路，以關于特定變化測量半導體電路的實際狀態。響應于芯片上監視器電路的測量結果，可以在電路級或系統級上發起對策或自適應技術。典型地，具體的芯片上監視器電路被設計為以高測量精度測量一個具體效應，例如過程性能類別。另外的變化（例如過程或供電電壓）在測量期間充當干擾效應，并將降低具體的芯片上監視器電路的測量精度。

芯片上監視器電路對干擾效應的靈敏度應當盡可能小，以避免對測量結果的破壞。芯片上監視器的徹底設計可以降低對干擾效應的靈敏度。如果無法完全消除芯片上監視器電路對干擾效應的靈敏度，則可能需要對芯片上監視器電路校準以補償干擾效應。可以在芯片上監視器電路的制造期間、制造后或者操作期間執行該校準?？梢酝ㄟ^提供對監視器的電氣行為進行修改的電路（即，可在若干預定義配置設置之間切換監視器操作）來實現對芯片上監視器的校準。在校準期間，可以選擇提供最佳測量精度的一個具體預定義配置設置，并將其存儲以便以后在測量模式中使用監視器?？梢詫⑺x擇的配置設置存儲在寄存器、易失性存儲器、非易失性存儲器或電熔絲中?？梢栽谂c芯片上監視器相同的半導體襯底上實現或者在分離的半導體襯底上實現該寄存器、易失性存儲器、非易失性存儲器或電熔絲。

附圖說明

參照附圖來描述具體實施方式。在附圖中，參考標記的最左側數字標識該參考標記首次出現的圖。相似參考標記在說明書和附圖中的不同實例中的使用可以指示相似或相同的項目。

圖1示意了具有多個芯片上監視器電路和控制器的示例電路裝置。

圖2示意了示出要在校準期間校準的芯片上監視器電路的供電電壓的曲線圖。

圖3示意了示出要在校準期間校準的芯片上監視器電路的供電電壓的另一曲線圖。

圖4示意了具有多個芯片上監視器電路和控制器的另一示例電路裝置。

圖5示意了示例自校準芯片上監視器電路。

圖6示意了具有外部校準的示例芯片上監視器電路。

圖7示意了具有多個芯片上監視器電路、控制器和多個后處理器的示例電路裝置。

圖8示意了具有電路裝置、功能電路和調節器電路的示例系統。

圖9示意了包括監管芯片上監視器電路的多個操作的流程圖。

圖10示意了包括校準芯片上監視器電路的多個操作的流程圖。

具體實施方式

這里公開了用于監視半導體芯片的參數的技術。根據一個實施方式，一種電路裝置包括多個芯片上監視器電路。所述多個芯片上監視器電路中的每一個被配置為測量半導體芯片的參數。所述電路裝置還包括：控制器，其耦合至所述多個芯片上監視器電路。所述控制器被配置為從所述多個芯片上監視器電路中的至少一個接收測量結果，并根據所述測量結果來控制對所述多個芯片上監視器電路中的另一個芯片上監視器電路的校準。

在各個實施例中，控制器可以由任何類型的邏輯（例如數字邏輯（諸如例如硬接線邏輯和/或可編程邏輯））實現。在各個實施例中，控制器可以被實現為例如處理器（例如微處理器（如CISC微處理器或RISC微處理器））、可編程門陣列（PGA）或現場可編程門陣列（FPGA）等。

根據另一實施方式，一種電路裝置包括布置在網絡中的多個芯片上監視器電路。所述多個芯片上監視器電路中的每一個被配置為測量半導體芯片的至少一個參數。所述電路裝置還包括：控制器，其耦合至芯片上監視器電路的網絡。所述控制器被配置為從所述多個芯片上監視器電路接收測量結果，并根據對所述測量結果的評估來生成輸出。所述電路裝置還包括：至少一個反饋回路，其耦合至所述控制器和所述網絡。所述至少一個反饋回路被配置為根據所述輸出來控制對所述多個芯片上監視器電路中的至少一個芯片上監視器電路的校準。