[發明專利]超陡倒摻雜溝道的形成方法、半導體器件及其制造方法在審
| 申請號: | 201210088756.7 | 申請日: | 2012-03-29 |
| 公開(公告)號: | CN103367128A | 公開(公告)日: | 2013-10-23 |
| 發明(設計)人: | 徐秋霞;梁擎擎;吳昊;許高博;周華杰 | 申請(專利權)人: | 中國科學院微電子研究所 |
| 主分類號: | H01L21/266 | 分類號: | H01L21/266;H01L21/336;H01L29/78;H01L29/10 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 王波波 |
| 地址: | 100083 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 超陡倒 摻雜 溝道 形成 方法 半導體器件 及其 制造 | ||
1.一種形成超陡倒摻雜溝道的方法,包括:
形成掩模,該掩模暴露對應于半導體器件的溝道區和源/漏延伸區的半導體襯底區域;
采用掩模執行第一次離子注入,在半導體襯底中注入與半導體襯底的導電類型相同的第一離子;以及
采用掩模執行第二次離子注入,在半導體襯底中注入與半導體襯底的導電類型相同的第二離子,
其中第一次離子注入和第二次離子注入形成的注入區部分疊加形成超陡倒摻雜區。
2.根據權利要求1所述的方法,其中第一離子的原子量小于第二離子的原子量。
3.根據權利要求1所述的方法,其中第一離子的原子量大于第二離子的原子量。
4.根據權利要求1所述的方法,其中第一次離子注入的能量為30-60KeV,第二次離子注入的能量為160-210KeV。
5.根據權利要求2所述的方法,其中所述半導體器件是NMOS器件,并且第一離子是硼離子,第二離子是銦離子。
6.根據權利要求3所述的方法,其中所述半導體器件是NMOS器件,并且第一離子是銦離子,第二離子是硼離子。
7.根據權利要求2所述的方法,其中所述半導體器件是PMOS器件,并且第一離子是磷離子,第二離子是銻離子。
8.根據權利要求3所述的方法,其中所述半導體器件是PMOS器件,并且第一離子是銻離子,第二離子是磷離子。
9.根據權利要求1所述的方法,其中在形成掩模之前,還包括在半襯底的表面上形成氧化物保護層。
10.一種制造半導體器件的方法,包括:
在半導體襯底上形成隔離結構,以限定半導體器件的有源區域;
按照權利要求1至9中任一項所述的方法形成超陡倒摻雜溝道;
在溝道區上方形成包括柵極電介質和柵極導體的柵極疊層,其中柵極電介質夾在柵極導體和溝道區之間;
在柵極疊層兩側形成第一側墻;
采用柵極疊層及第一側墻和隔離結構作為硬掩模,對半導體襯底進行預非晶化;
采用柵極疊層及第一側墻和隔離結構作為硬掩模,對半導體襯底進行延伸區注入;
在第一側墻上形成第二側墻;
采用柵極疊層及第一側墻、第二側墻和隔離結構作為硬掩模,對半導體襯底進行源/漏注入。
11.根據權利要求10所述的方法,在進行延伸區注入的步驟和形成第二側墻的步驟之間,還包括采用柵極疊層及第一側墻和隔離結構作為硬掩模,對半導體襯底以傾角方式進行暈圈注入。
12.一種半導體器件,包括:
半導體襯底;
在半導體襯底中形成的源/漏區以及源/漏延伸區;
在半導體襯底中形成并且夾在源/漏延伸區之間的溝道區;
在半導體襯底中形成并且位于溝道區和源/漏延伸區下方的超陡倒摻雜區;
位于溝道區上方的柵極電介質;以及
位于柵極電介質上方的柵極導體,
其中,所述超陡倒摻雜區的摻雜離子包括與半導體襯底的導電類型相同的第一離子和第二離子,其中第二離子比第一離子的原子量更大。
13.根據權利要求12所述的半導體器件,其中超陡倒摻雜區在溝道區附近具有摻雜濃度的峰值。
14.根據權利要求12所述的半導體器件,其中所述半導體器件是NMOS器件,并且第一離子是硼離子,第二離子是銦離子。
15.根據權利要求12所述的半導體器件,其中所述半導體器件是PMOS器件,并且第一離子是磷離子,第二離子是銻離子。
16.根據權利要求12所述的半導體器件,還包括源/漏暈圈區。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所,未經中國科學院微電子研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210088756.7/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





