[發明專利]晶體管以及形成方法

有效

• 申請號: 201210088200.8
• 申請日: 2012-03-29
• 公開（公告）號: CN103367430B
• 公開（公告）日: 2016-11-02
• 發明（設計）人: 涂火金;三重野文健
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術領域，尤其涉及晶體管以及形成方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件為了達到更高的運算速度、更大的數據存儲量、以及更多的功能，半導體器件朝向更高的元件密度、更高的集成度方向發展。因此，互補金屬氧化物半導體(Complementary?MetalOxide?Semiconductor，CMOS)晶體管的柵極變得越來越細且長度變得比以往更短。然而，柵極的尺寸變化會影響半導體器件的電學性能，目前，主要通過控制載流子遷移率來提高半導體器件性能。該技術的一個關鍵要素是控制晶體管溝道中的應力。比如適當控制應力，提高了載流子(NMOS晶體管中的電子，PMOS晶體管中的空穴)遷移率，就能提高驅動電流。因而應力可以極大地提高晶體管的性能。

因為硅、鍺具有相同的晶格結構，即“金剛石”結構，在室溫下，鍺的晶格常數大于硅的晶格常數，所以在PMOS晶體管的源/漏區形成硅鍺(SiGe)，可以引入硅和鍺硅之間晶格失配形成的壓應力，進一步提高壓應力，提高PMOS晶體管的性能。相應地，在NMOS晶體管的源/漏區形成硅碳(SiC)可以引入硅和硅碳之間晶格失配形成的拉應力，進一步提高拉應力，提高NMOS晶體管的性能。然而，由于NMOS晶體管的載流子是電子，且電子本身的遷移率相對PMOS晶體管的空穴而言要高，因此現有技術通常只在PMOS晶體管內的源/漏區形成西格瑪形的以硅鍺為材料的應力襯墊層，使晶體管溝道區的應力提高，進一步提高空穴的遷移率。

現有技術中，具有應力襯墊層的PMOS晶體管的形成方法為：

請參考圖1，提供半導體襯底100，所述半導體襯底100表面形成有柵極結構；其中，所述柵極結構包括：形成于半導體襯底100表面的柵介質層110，形成于柵介質層110表面的柵電極層111，以及形成于所述柵介質層110、柵電極層111兩側的側墻112。

請參考圖2，采用干法刻蝕緊鄰所述柵極結構兩側的半導體襯底100，并形成開口102。

請參考圖3，采用濕法刻蝕所述開口102，使所述開口102靠近溝道區的頂角向溝道區延伸，變成西格瑪(sigma，∑)形。

請參考圖4，在所述開口102(請參考圖3)內形成應力襯墊層103，且所述應力襯墊層103的材料為硅鍺或摻雜硼的硅鍺，所述應力襯墊層103的形成工藝為選擇外延沉積工藝。

然而，以現有技術形成的具有應力襯墊層的晶體管對于溝道區的載流子遷移率的提高較小，導致所形成的晶體管的性能提高有限。

更多關于具有應力襯墊層的晶體管的形成方法請參考公開號為US2007/0072380?A1的美國專利文件。

發明內容

本發明解決的問題是提供了晶體管以及形成方法，使晶體管內溝道區的載流子遷移率提高，從而提高晶體管的性能。

為解決上述問題，本發明提供了一種晶體管，包括：

半導體襯底；

位于所述半導體襯底表面的柵極結構；

位于緊鄰所述柵極結構兩側的半導體襯底內的應力襯墊層；

所述應力襯墊層與半導體襯底相接觸的表面具有種子層。

可選的，所述應力襯墊層為西格瑪形。

可選的，所述種子層的材料為鍺，所述應力襯墊層的材料為鍺錫。

可選的，所述應力襯墊層中，錫在鍺錫中的摩爾濃度為1％～10％。

可選的，所述應力襯墊層為外層和內層重疊結構。

可選的，所述種子層的材料為鍺，所述應力襯墊層的外層為鍺錫，內層為錫。

可選的，所述種子層的材料為硅鍺，所述應力襯墊層的外層為鍺，內層為鍺錫。

可選的，所述種子層的厚度為1～20納米。

本發明還提供一種晶體管的形成方法，包括：

提供半導體襯底；

在所述半導體襯底表面形成柵極結構；

以所述柵極結構為掩膜，在緊鄰所述柵極結構兩側的半導體襯底內形成開口；

在所述開口的內側表面形成種子層，在所述種子層表面形成應力襯墊層，所述應力襯墊層的表面與半導體襯底表面齊平。

可選的，所述應力襯墊層為西格瑪形。

可選的，所述種子層的材料為鍺，所述應力襯墊層的材料為鍺錫。

可選的，所述應力襯墊層中，錫在鍺錫中的摩爾濃度為1％～10％。

可選的，所述應力襯墊層為外層和內層重疊結構。

可選的，所述種子層的材料為鍺，所述應力襯墊層的外層為鍺錫，內層為錫。