[發(fā)明專利]存儲(chǔ)器抑制電壓穩(wěn)壓電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201210085790.9
• 申請(qǐng)日: 2012-03-27
• 公開（公告）號(hào): CN102623061A
• 公開（公告）日: 2012-08-01
• 發(fā)明（設(shè)計(jì)）人: 胡劍;楊光軍
• 申請(qǐng)（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號(hào): G11C16/34
• 分類號(hào): G11C16/34;G11C16/06
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

1.一種存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，包括：

第一運(yùn)算放大器，第一運(yùn)算放大器的同相輸入端與第一基準(zhǔn)電壓源相連，所述第一基準(zhǔn)電壓源用于提供第一基準(zhǔn)電壓，當(dāng)同相輸入端電壓大于反相輸入端電壓時(shí)，第一運(yùn)算放大器的輸出端輸出高電平；

第二運(yùn)算放大器，第二運(yùn)算放大器的反相輸入端與第二基準(zhǔn)電壓源相連，所述第二基準(zhǔn)電壓源用于提供第二基準(zhǔn)電壓，且第二基準(zhǔn)電壓大于第一基準(zhǔn)電壓，當(dāng)同相輸入端電壓大于反相輸入端電壓時(shí)，第二運(yùn)算放大器的輸出端輸出高電平；

第一NMOS晶體管，第一NMOS晶體管的柵極與第一運(yùn)算放大器的輸出端相連，第一NMOS晶體管的漏極與工作電源相連；

第二NMOS晶體管，第二NMOS晶體管的柵極與第二運(yùn)算放大器的輸出端相連，第二NMOS晶體管的源極接地，第二NMOS晶體管的漏極與第一NMOS晶體管的源極、第一運(yùn)算放大器的反相輸入端、第二運(yùn)算放大器的同相輸入端相連并作為穩(wěn)壓電路的輸出端。

2.如權(quán)利要求1所述的存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，所述第一基準(zhǔn)電壓的范圍為0.9～0.98V。

3.如權(quán)利要求1所述的存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，所述第二基準(zhǔn)電壓的范圍為1.02～1.1V。

4.如權(quán)利要求1所述的存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，所述第一運(yùn)算放大器的放大增益為50～1500。

5.如權(quán)利要求1所述的存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，所述第二運(yùn)算放大器的放大增益為50～1500。

6.如權(quán)利要求1所述的存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，所述第一NMOS晶體管的襯底還連接有襯底隔離電路。

7.如權(quán)利要求6所述的存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，所述襯底隔離電路包括：第一二極管和第二二極管，第一二極管的正極與第一NMOS晶體管的襯底相連，第一二極管的負(fù)極與第二二極管的負(fù)極以及電源電壓相連，第二二極管的正極接地。

8.如權(quán)利要求6所述的存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，所述第一NMOS晶體管的襯底與第一NMOS晶體管的源極相連。