[發(fā)明專利]半導(dǎo)體裝置及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210083464.4
• 申請(qǐng)日: 2012-03-22
• 公開(kāi)（公告）號(hào): CN103208495A
• 公開(kāi)（公告）日: 2013-07-17
• 發(fā)明（設(shè)計(jì)）人: 吳鐵將;黃慶玲
• 申請(qǐng)（專利權(quán)）人: 南亞科技股份有限公司
• 主分類號(hào): H01L27/108
• 分類號(hào): H01L27/108;H01L29/78;H01L29/06;H01L21/8242
• 代理公司: 隆天國(guó)際知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 姜燕;邢雪紅

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體裝置，尤其涉及一種改善電特性的半導(dǎo)體裝置及其制造方法。

背景技術(shù)

隨著集成電路被廣泛地運(yùn)用，為因應(yīng)不同使用目的，更高效能與更低廉價(jià)格的各類半導(dǎo)體裝置相繼產(chǎn)出。存儲(chǔ)裝置，例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamic?random?access?memory，DRAM)，為現(xiàn)今電子業(yè)中重要的半導(dǎo)體裝置。DRAM單元通常是由一個(gè)晶體管與一個(gè)電容器所構(gòu)成。為了提升存儲(chǔ)裝置的積集度，存儲(chǔ)單元與晶體管的尺寸需要大幅縮小，才可能制造出存儲(chǔ)容量更高，處理速度更快的DRAM。

傳統(tǒng)具有水平式晶體管的DRAM占布半導(dǎo)體表面相當(dāng)多的面積，無(wú)法滿足目前高度積集化的需求。因此，較為節(jié)省空間的垂直式晶體管，將成為目前及未來(lái)制造半導(dǎo)體存儲(chǔ)單元的主要潮流。

圖1示出公知用于具有埋入式字元線(WL)的存儲(chǔ)單元的垂直式晶體管。晶體管10包括一半導(dǎo)體基底100，其內(nèi)具有一開(kāi)口100a。摻雜區(qū)102形成于開(kāi)口102a的兩側(cè)，以作為晶體管10的源極/漏極區(qū)。一柵極電極104設(shè)置于開(kāi)口100a的底部?jī)?nèi)而稱為埋入式WL。一柵極介電層106夾設(shè)于開(kāi)口100a與柵極電極104之間。一氧化蓋層108形成于開(kāi)口100a內(nèi)，以覆蓋柵極電極104。

然而，鄰近于摻雜區(qū)102的柵極電極104的上頂角C，容易引發(fā)電場(chǎng)集中，造成柵極誘發(fā)漏極漏電(gate?induced?drain?leakage，GIDL)的增加。由于GIDL會(huì)降低晶體管10的可靠度，故GIDL的增加是不于樂(lè)見(jiàn)的。

因此，有必要尋求一種新的半導(dǎo)體裝置，其能夠改善或解決上述問(wèn)題。

發(fā)明內(nèi)容

為了克服現(xiàn)有技術(shù)的缺陷，本發(fā)明一實(shí)施例提供一種半導(dǎo)體裝置，包括：一半導(dǎo)體基底，具有一第一開(kāi)口及與其相鄰的一第二開(kāi)口；一第一介電層，設(shè)置于第一開(kāi)口的下半部；一電荷捕獲(charge-trapping)介電層，設(shè)置于第一開(kāi)口的上半部，以覆蓋第一介電層；具有一既定導(dǎo)電類型的一摻雜區(qū)，形成于鄰近第一開(kāi)口及第二開(kāi)口的半導(dǎo)體基底內(nèi)，其中具有既定導(dǎo)電類型的摻雜區(qū)的極性不同于電荷捕獲介電層內(nèi)捕獲電荷的極性；以及一柵極電極，設(shè)置于第二開(kāi)口的下半部?jī)?nèi)。

本發(fā)明另一實(shí)施例提供一種半導(dǎo)體裝置的制造方法，包括：提供一半導(dǎo)體基底，其內(nèi)具有一第一開(kāi)口；在第一開(kāi)口的下半部?jī)?nèi)形成一第一介電層；在第一開(kāi)口的上半部?jī)?nèi)形成一電荷捕獲介電層，以覆蓋第一介電層；在半導(dǎo)體基底內(nèi)形成與第一開(kāi)口相鄰的一第二開(kāi)口；在第二開(kāi)口的下半部?jī)?nèi)形成一柵極電極；以及在鄰近第一開(kāi)口及第二開(kāi)口的半導(dǎo)體基底內(nèi)形成具有一既定導(dǎo)電類型的一摻雜區(qū)，其中具有既定導(dǎo)電類型的摻雜區(qū)的極性不同于電荷捕獲介電層內(nèi)捕獲電荷的極性。

本發(fā)明可通過(guò)電荷捕獲介電層內(nèi)的捕獲電荷來(lái)抑制鄰近于摻雜區(qū)的柵極電極的上頂角處的電場(chǎng)集中效應(yīng)，因此可降低或排除因位在垂直式晶體管的漏極接面內(nèi)的高電場(chǎng)所造成的GIDL。因此，可維持半導(dǎo)體裝置內(nèi)的垂直式晶體管的可靠度，進(jìn)而提升半導(dǎo)體存儲(chǔ)裝置的效能。

附圖說(shuō)明

圖1示出公知用于具有埋入式字元線的存儲(chǔ)單元的垂直式晶體管剖面示意圖。

圖2A至圖2E示出根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體裝置的制造方法平面示意圖。

圖3A至圖3E示出沿圖2A至圖2E中3-3’線的剖面示意圖。

附圖標(biāo)記說(shuō)明如下：

公知

10～晶體管；

100～半導(dǎo)體基底；

100a～開(kāi)口；

102～摻雜區(qū)；

104～柵極電極；

106～柵極介電層；

108～氧化蓋層；

C～上頂角。

實(shí)施例

20～半導(dǎo)體裝置；

200a～第一開(kāi)口；

200b～第二開(kāi)口；

202～第一介電層；

204～電荷捕獲介電層；

206～絕緣襯層；

208～絕緣襯層/柵極介電層；

210～柵極電極；

214～摻雜區(qū)；

216～第二介電層；

d1、d2～深度。

具體實(shí)施方式

以下說(shuō)明本發(fā)明實(shí)施例的半導(dǎo)體裝置及其制造方法。然而，可輕易了解本發(fā)明所提供的實(shí)施例僅用于說(shuō)明以特定方法制作及使用本發(fā)明，并非用以局限本發(fā)明的范圍。