[發(fā)明專利]非揮發(fā)性存儲器棋盤格測試電路及其檢測方法

有效

• 申請?zhí)枺?/td>: 201210079098.5
• 申請日: 2012-03-23
• 公開（公告）號: CN103325421A
• 公開（公告）日: 2013-09-25
• 發(fā)明（設(shè)計）人: 雷冬梅;趙鋒;張愛東
• 申請（專利權(quán)）人: 上海華虹NEC電子有限公司
• 主分類號: G11C29/08
• 分類號: G11C29/08
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 丁紀鐵

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，特別是涉及一種非揮發(fā)性存儲器棋盤格測試電路。本發(fā)明還涉及一種非揮發(fā)性存儲器棋盤格測試電路的檢測方法。

背景技術(shù)

如圖1所示，是現(xiàn)有非揮發(fā)性存儲器棋盤格測試電路的電路結(jié)構(gòu)圖；現(xiàn)有非揮發(fā)性存儲器棋盤格測試電路由棋盤格地址產(chǎn)生電路1、讀操作控制信號產(chǎn)生電路2，棋盤格數(shù)據(jù)比較電路3、地址比較電路組成，其中地址比較電路由一個N位的地址最值寄存器5、一個N位的比較器6組成，棋盤格地址產(chǎn)生電路1產(chǎn)生的N位地址與地址最值寄存器5的N位地址最值進行比較產(chǎn)生一個檢測結(jié)束信號來控制棋盤格測試的退出。這種方法可適用于N位地址對應(yīng)小于或等于2^N個存儲單元的非揮發(fā)性存儲器4的情況。但現(xiàn)有技術(shù)的缺點是，必須有一個N位的地址最值寄存器5和一個N位的比較器6，面積比較大。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種非揮發(fā)性存儲器棋盤格測試電路，能大大簡化電路和設(shè)計，減少電路面積。

為解決上述技術(shù)問題，本發(fā)明提供的非揮發(fā)性存儲器棋盤格測試電路用于對容量為2^N個存儲單元的非揮發(fā)性存儲器進行棋盤格測試，棋盤格測試電路包括：棋盤格地址產(chǎn)生電路、讀控制信號產(chǎn)生電路、數(shù)據(jù)比較電路。

所述棋盤格地址產(chǎn)生電路用于輸出測試地址到所述非揮發(fā)性存儲器，所述棋盤格地址產(chǎn)生電路包括N位地址寄存器、N位帶進位/借位的加/減法器和加/減控制電路。

每1位加/減法器都能實現(xiàn)1位數(shù)據(jù)與一位進/借位位或數(shù)據(jù)相加減，并輸出新的數(shù)據(jù)和新的進/借位位。

所述N位地址寄存器和N位加/減法器的連接關(guān)系為：

第0位加/減法器由第0位地址寄存器的值與1相加/減，產(chǎn)生新的第0位地址送到所述第0位地址寄存器，同時產(chǎn)生一個進位/借位位，送到第1位加法器的輸入端。

第n位加/減法器由第n-1位加/減法器的進位/借位位與第n位地址寄存器的值相加，產(chǎn)生新的第n位地址送到所述第n位地址寄存器，同時產(chǎn)生第n位進位/借位位，其中n為1至N-1之間的值。

以第N-1位加/減法器的進位/借位位作為檢測結(jié)束信號，用于控制所述棋盤格測試電路的檢測結(jié)束。

進一步的改進為，當(dāng)所述檢測結(jié)束信號為1時，所述棋盤格測試電路的檢測結(jié)束。

進一步的改進為，所述讀控制信號產(chǎn)生電路產(chǎn)生一讀控制信號，用于控制所述非揮發(fā)性存儲器中位于所述測試地址處的數(shù)據(jù)的讀取；所述檢測結(jié)束信號輸入到所述讀控制信號產(chǎn)生電路，當(dāng)所述檢測結(jié)束信號為1時，所述讀控制信號產(chǎn)生電路結(jié)束工作。

進一步的改進為，所述數(shù)據(jù)比較電路用于檢測從所述非揮發(fā)性存儲器中所讀取的數(shù)據(jù)是否和預(yù)期值相同；所述檢測結(jié)束信號輸入到所述數(shù)據(jù)比較電路，當(dāng)所述檢測結(jié)束信號為1時，所述數(shù)據(jù)比較電路結(jié)束工作。

為解決上述技術(shù)問題，本發(fā)明提供的非揮發(fā)性存儲器棋盤格測試電路用于對容量為2^M+2^M1個存儲單元的非揮發(fā)性存儲器進行棋盤格測試，令M大于M1，棋盤格測試電路包括：棋盤格地址產(chǎn)生電路、讀控制信號產(chǎn)生電路、數(shù)據(jù)比較電路。

所述棋盤格地址產(chǎn)生電路用于輸出測試地址到所述非揮發(fā)性存儲器，所述棋盤格地址產(chǎn)生電路包括M+1位地址寄存器、M位帶進位/借位的加/減法器和加/減控制電路。

每1位加/減法器都能實現(xiàn)1位數(shù)據(jù)與一位進/借位位或數(shù)據(jù)相加減，并輸出新的數(shù)據(jù)和新的進/借位位。

所述M+1位地址寄存器和M位加/減法器的連接關(guān)系為：

第0位加/減法器由第0位地址寄存器的值與1相加/減，產(chǎn)生新的第0位地址送到所述第0位地址寄存器，同時產(chǎn)生一個進位/借位位，送到第1位加法器的輸入端。

第n位加/減法器由第n-1位加/減法器的進位/借位位與第n位地址寄存器的值相加，產(chǎn)生新的第n位地址送到所述第n位地址寄存器，同時產(chǎn)生第n位進位/借位位，其中n為1至M-1之間的值。

以第M-1位加/減法器的進位/借位位和第M1-1位加/減法器的進位/借位位的與值作為檢測結(jié)束信號，用于控制所述棋盤格測試電路的檢測結(jié)束。

進一步的改進為，當(dāng)所述檢測結(jié)束信號為1時，所述棋盤格測試電路的檢測結(jié)束。

進一步的改進為，所述讀控制信號產(chǎn)生電路產(chǎn)生一讀控制信號，用于控制所述非揮發(fā)性存儲器中位于所述測試地址處的數(shù)據(jù)的讀取；所述檢測結(jié)束信號輸入到所述讀控制信號產(chǎn)生電路，當(dāng)所述檢測結(jié)束信號為1時，所述讀控制信號產(chǎn)生電路結(jié)束工作。