[發(fā)明專利]一種納秒級超窄脈沖測量方法及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201210079047.2
• 申請日: 2012-03-23
• 公開（公告）號: CN102621383A
• 公開（公告）日: 2012-08-01
• 發(fā)明（設(shè)計）人: 張玲;林英撐;任勇;何偉;孫建;趙海;李經(jīng)章;黃科
• 申請（專利權(quán)）人: 重慶大學(xué)
• 主分類號: G01R23/10
• 分類號: G01R23/10
• 代理公司: 重慶華科專利事務(wù)所 50123
• 代理人: 康海燕

技術(shù)領(lǐng)域

本發(fā)明屬于信號檢測領(lǐng)域，尤其涉及一種新型納秒級超窄脈沖測量方法及系統(tǒng)。

背景技術(shù)

窄脈沖信號測量在通信、導(dǎo)航、電子對抗、雷達等領(lǐng)域有著廣泛的應(yīng)用與需求，在核反應(yīng)堆衰變、高壓放電檢測、噪聲處理等方面也需要獲取窄脈沖信號的相關(guān)信息實現(xiàn)對系統(tǒng)的有效控制。目前，大部分的窄脈沖測量系統(tǒng)的研究都集中在十幾至幾十納秒以上的脈沖信號上，對于幾納秒級的窄脈沖檢測的研究相對較少，這也是窄脈沖信號測量領(lǐng)域的一個技術(shù)難題。

傳統(tǒng)的脈沖信號測量的方案主要有以下兩種：

1）AD采樣方案。該方案通過AD對脈沖信號進行采樣，得到脈沖信號的整體波形以及幅度等相關(guān)信息，從而進一步對脈沖信號進行分析處理。對于脈寬在幾百納秒以上的脈沖信號，這種方案是可行的，通過AD可以得到脈沖信號的完整采樣波形以及脈沖幅值大小，并最終得到超過脈沖比較閾值的脈沖個數(shù)。但是對于幾納秒窄脈沖信號，這種方式需要AD具有極高的采樣率，采樣得到的數(shù)據(jù)也將急劇增加，數(shù)據(jù)處理也將變得非常困難。如采用極高速的AD器件，價位極高。因此，采用AD采樣方案測量納秒窄脈沖信號存在成本高，系統(tǒng)復(fù)雜度大等問題。

2）峰值保持方案。該方案首先采用峰值保持電路捕獲脈沖信號的峰值，然后再對脈沖信號進行后續(xù)處理。同樣對于脈寬在幾百納秒以上的脈沖信號，能夠很好的檢測出脈沖信號的幅值以及超過脈沖比較閾值的脈沖個數(shù)。對于十幾納秒甚至幾納秒的窄脈沖信號，由于脈寬窄、占空比低，加上外界噪聲的干擾，采用峰值保持電路難以準確捕捉納秒窄脈沖信號，并對其實施測量。

鑒于以上情況，本發(fā)明采用并行比較型的超高速ECL比較器和ECL觸發(fā)器陣列實現(xiàn)對納秒窄信號的捕捉和鎖存，并結(jié)合相關(guān)模塊對設(shè)定時間片內(nèi)脈沖的最大幅值和超過脈沖比較閾值的脈沖個數(shù)進行測量。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是：為了克服現(xiàn)有技術(shù)納秒窄脈沖信號測量時采樣數(shù)據(jù)量大，數(shù)據(jù)處理困難，以及脈沖捕獲困難等問題，本發(fā)明提出一種納秒窄脈沖測量方法，高速脈沖測量模塊和FPGA控制模塊作為系統(tǒng)的測量和控制部分，通過人機交互模塊查看測量結(jié)果和設(shè)定系統(tǒng)工作參數(shù)，并將測量結(jié)果以文件形式進行保存。本發(fā)明的目的在于根據(jù)觸發(fā)信號和時間片設(shè)定檢測每一時間片內(nèi)脈沖最大幅值以及超過脈沖比較閾值的脈沖個數(shù)。

本發(fā)明解決上述技術(shù)問題的技術(shù)方案是采用基于FPGA的嵌入式系統(tǒng)結(jié)構(gòu)，按被測脈沖信號的周期性引入觸發(fā)信號，并可根據(jù)對被測信號的關(guān)心測度對整個測量周期進行時間片分割，以時間片為單位對時間片內(nèi)脈沖信號的最大幅值和超過設(shè)定幅度的脈沖個數(shù)進行測量。系統(tǒng)利用ECL器件的超高速特點，組合使用ECL比較器陣列和ECL觸發(fā)器陣列對脈沖信號進行捕捉和鎖存保證系統(tǒng)的高速性能，并結(jié)合脈沖幅度估計算法實現(xiàn)窄脈沖幅度的高精度測量。

本發(fā)明提出一種納秒級超窄脈沖測量系統(tǒng)，該系統(tǒng)包括高速脈沖測量模塊、FPGA控制模塊、人機交互模塊，人機交互模塊用于查看脈沖測量結(jié)果和設(shè)置系統(tǒng)工作參數(shù)，高速脈沖測量模塊包括3路高速數(shù)模轉(zhuǎn)換器、電阻分壓網(wǎng)絡(luò)、超高速射極耦合邏輯ECL比較器陣列以及超高速ECL觸發(fā)器陣列，其中兩路高速數(shù)模轉(zhuǎn)換器DAL_H和DAC_L為ECL比較器陣列提供上、下限參考電壓，電阻分壓網(wǎng)絡(luò)在上、下限參考電壓范圍內(nèi)進行多級網(wǎng)絡(luò)分壓，分別為ECL比較器陣列提供參考比較電壓，ECL比較器陣列和ECL?D觸發(fā)器陣列對脈沖信號進行捕捉和鎖存，對設(shè)定時間片內(nèi)脈沖的最大幅值進行測量，另一路高速數(shù)模轉(zhuǎn)換器DAC_T提供脈沖比較閾值，作為脈沖個數(shù)測量比較器的參考比較電壓，超過脈沖比較閾值的脈沖信號使ECL比較器的輸出跳變從而觸發(fā)ECL?T觸發(fā)器翻轉(zhuǎn)，F(xiàn)PGA控制模塊對測量時間片內(nèi)的T觸發(fā)器輸出信號計數(shù)得到時間片內(nèi)的脈沖數(shù)。

本發(fā)明還提出一種納秒級超窄脈沖測量方法，高速脈沖測量模塊對設(shè)定時間片內(nèi)脈沖的最大幅值和超過脈沖比較閾值的脈沖個數(shù)進行測量，當脈沖幅值超過比較器的參考電壓值時比較器的輸出電平發(fā)生跳變，使ECL?D觸發(fā)器置位，ECL?D觸發(fā)器輸出信號經(jīng)過電平轉(zhuǎn)換后送給FPGA，然后等待下一時間片測量開始，實現(xiàn)每個時間片中的輸入脈沖幅度最大值測量；每個測量時間片內(nèi)，當脈沖幅值超過閾值比較器的參考電壓時，比較器輸出電平發(fā)生跳變，從而觸發(fā)ECL?T觸發(fā)器翻轉(zhuǎn)，經(jīng)過電平轉(zhuǎn)換后將信號輸出送給FPGA計數(shù)，實現(xiàn)輸入脈沖個數(shù)測量。