[發明專利]一種納秒級超窄脈沖測量方法及系統

有效

• 申請號: 201210079047.2
• 申請日: 2012-03-23
• 公開（公告）號: CN102621383A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 張玲;林英撐;任勇;何偉;孫建;趙海;李經章;黃科
• 申請（專利權）人: 重慶大學
• 主分類號: G01R23/10
• 分類號: G01R23/10
• 代理公司: 重慶華科專利事務所 50123
• 代理人: 康海燕

1.一種納秒級超窄脈沖測量系統，該系統包括高速脈沖測量模塊、FPGA控制模塊、人機交互模塊，人機交互模塊用于查看脈沖測量結果和設置系統工作參數，其特征在于，高速脈沖測量模塊包括3路高速數模轉換器、電阻分壓網絡、超高速射極耦合邏輯ECL比較器陣列以及超高速ECL觸發器陣列，其中兩路高速數模轉換器DAL_H和DAC_L為ECL比較器陣列提供上、下限參考電壓，電阻分壓網絡在上、下限參考電壓范圍內進行多級網絡分壓，分別為ECL比較器陣列提供參考比較電壓，ECL比較器陣列和ECL?D觸發器陣列對脈沖信號進行捕捉和鎖存，對設定時間片內脈沖的最大幅值進行測量，另一路高速數模轉換器DAC_T提供脈沖比較閾值，作為脈沖個數測量比較器的參考比較電壓，超過脈沖比較閾值的脈沖信號使ECL比較器的輸出跳變從而觸發ECL?T觸發器翻轉，FPGA控制模塊對測量時間片內的T觸發器輸出信號計數得到時間片內的脈沖數。

2.根據權利要求1所述的納秒級超窄脈沖測量系統，其特征在于，當使用外部觸發信號時，系統在觸發信號到來后進行第一個時間片的測量，第一個時間片結束后進行第二個時間片的測量，依次直至下一個觸發信號到來重新開始第一個時間片的測量。

3.根據權利要求1所述的納秒級超窄脈沖測量系統，其特征在于，在不使用外部觸發信號時，系統根據設定的測量信號周期和每個信號周期分配的時間片個數產生一個內部觸發信號，并計算每個時間片，根據時間片輪流進行測量。

4.根據權利要求1－3其中之一所述的納秒級超窄脈沖測量系統，其特征在于，對高精度測量模式，將上、下參考電壓N等分，則第I次測量時，上、下參考電壓設置值H_I、L_I分別為：????????????????????????????????????????????????，，其中，VH、VL分別為初始上、下限參考電壓，N為自然數，I=1,2……N。

5.一種納秒級超窄脈沖測量方法，其特征在于，高速脈沖測量模塊對設定時間片內脈沖的最大幅值和超過脈沖比較閾值的脈沖個數進行測量，當脈沖幅值超過比較器的參考電壓值時比較器的輸出電平發生跳變，使ECL?D觸發器置位，ECL?D觸發器輸出信號經過電平轉換后送給FPGA控制模塊，然后等待下一時間片測量開始，實現每個時間片中的脈沖幅度最大值測量；每個測量時間片內，當脈沖幅值超過閾值比較器的參考電壓時，比較器輸出電平發生跳變，從而觸發ECL?T觸發器翻轉，經過電平轉換后將信號輸出送給FPGA控制模塊計數，實現脈沖個數測量。

6.根據權利要求5所述的測量方法，其特征在于，脈沖幅度測量部分，FPGA控制模塊對兩個高速數模轉換器DAL_H和DAC_L進行配置產生高、低兩路參考電壓，通過電阻分壓網絡得到一組參考電壓分別作為ECL比較器CMP陣列的一路輸入，脈沖信號通過限幅保護電路后作為CMP陣列的另一路輸入，在測量時間片開始時對ECL?D觸發器DFF陣列復位，當輸入脈沖信號從小于參考電壓變為大于參考電壓時，對應ECL比較器輸出發生跳變導致其后的觸發器置位，在測量時間片結束時FPGA控制模塊讀取ECL?D觸發器DFF陣列的輸出，并根據參考電壓值計算測量時間片內脈沖幅度最大值，電平轉換電路將ECL?D觸發器輸出的ECL電平轉換為TTL電平輸入FPGA，脈沖計數測量部分，在測量時間片開始時FPGA控制模塊配置數模轉換器DAC_T設置脈沖計數比較閾值，脈沖計數比較閾值、脈沖信號輸入脈沖個數測量比較器產生跳變脈沖進入ECL?T觸發器TFF，使T觸發器連續翻轉，FPGA對測量時間片內的T觸發器輸出信號計數得到時間片內的脈沖數。

7.根據權利要求5或6所述的測量方法，其特征在于，高速脈沖測量模塊中高速DAC為ECL比較器陣列提供上、下限參考電壓、脈沖比較閾值，電阻分壓網絡在上、下限參考電壓范圍內進行多級分壓，為ECL比較器陣列中每一比較器提供參考比較電壓，?ECL比較器陣列和ECL觸發器陣列對脈沖信號進行捕捉和鎖存，對設定時間片內脈沖的最大幅值和超過脈沖比較閾值的脈沖個數進行測量。

8.根據權利要求5或6所述的測量方法，其特征在于，所述FPGA控制模塊根據系統時間片設置將觸發信號一個周期分成多個時間片對脈沖信號進行測量，并根據系統對各個時間片脈沖幅度的估計動態配置參考比較電壓高速DAC的值。