[發(fā)明專利]芯片組裝結(jié)構(gòu)及芯片組裝方法

有效

• 申請?zhí)枺?/td>: 201210077828.8
• 申請日: 2012-03-22
• 公開（公告）號: CN103327737B
• 公開（公告）日: 2018-01-30
• 發(fā)明（設(shè)計）人: 吳開文
• 申請（專利權(quán)）人: 賽恩倍吉科技顧問（深圳）有限公司
• 主分類號: H05K1/11
• 分類號: H05K1/11;H05K1/18;H05K3/34;H01L23/495;H01L21/60
• 代理公司: 深圳市賽恩倍吉知識產(chǎn)權(quán)代理有限公司44334
• 代理人: 薛曉偉

技術(shù)領(lǐng)域

本發(fā)明涉及一種芯片組裝結(jié)構(gòu)及芯片組裝方法。

背景技術(shù)

為實現(xiàn)特定功能，芯片的引腳需要電連接至電路板的特定連接點?，F(xiàn)有技術(shù)中一般采用打線方式將所述芯片的引腳與電路板的連接點相連，當打線結(jié)構(gòu)有高頻信號通過時，該打線結(jié)構(gòu)會產(chǎn)生較強電感，該電感會嚴重影響電路特性，使得電路阻抗難以匹配，同時使得信號損失增加。

另外，隨著技術(shù)的發(fā)展，芯片的尺寸逾來逾小，相應(yīng)地，芯片上的引腳尺寸也逾來逾小，引腳尺寸的減小必然造成打線難度增加。

發(fā)明內(nèi)容

有鑒于此，有必要提供一種能夠降低電感并且容易組裝的芯片組裝結(jié)構(gòu)以及芯片組裝方法。

一種芯片組裝結(jié)構(gòu)，包括電路板、設(shè)置于所述電路板上的芯片以及電性連接所述電路板以及所述芯片的焊線。所述電路板上設(shè)置有多個第一焊墊，所述芯片上設(shè)置有多個對應(yīng)于所述第一焊墊的第二焊墊。所述每一個第一焊墊上形成有兩個第一焊球，所述每一個第二焊墊上形成有一個第二焊球。所述第一焊墊上的兩個第一焊球分別藉由一條焊線連接對應(yīng)所述第二焊墊上的第二焊球。

一種芯片組裝方法，包括如下步驟：

提供一個電路板，所述電路板表面上設(shè)置有多個第一焊墊；

提供一個芯片，所述芯片上設(shè)置有多個對應(yīng)于所述第一焊墊的第二焊墊；

將所述芯片固定于所述電路板表面；

在所述芯片的一個第二焊墊上形成一個第二焊球；

在所述電路板上對應(yīng)形成所述第二焊球的第二焊墊的一個第一焊墊上形成一個第一焊球；

提供一個焊線，將所述焊線一端固定于所述第一焊球上，另一端固定于所述第二焊球上；

在所述電路板上對應(yīng)形成所述第二焊球的第二焊墊的第一焊墊形成另一個第一焊球；

提供另一個焊線，將所述焊線一端固定于所述第一焊球上，另一端固定于所述第二焊球上。

相對于現(xiàn)有技術(shù)，所述芯片組裝結(jié)構(gòu)以及所述芯片組裝方法，由于采用兩條焊線連接所述電路板上的第一焊墊以及所述芯片上對應(yīng)的第二焊墊，并且所述兩條焊線之間構(gòu)成并聯(lián)關(guān)系，因此可以使得所述第一焊墊以及第二焊墊之間連接線路電感降低，改善電路特性。同時，所述第二焊墊上以一個第二焊球連接兩條焊線，可以降低打線制作的難度，提升打線制程的效率。

附圖說明

圖1是本發(fā)明第一實施方式的芯片組裝結(jié)構(gòu)的示意圖。

圖2是本發(fā)明第二實施方式的芯片組裝結(jié)構(gòu)的示意圖。

圖3是本發(fā)明芯片組裝方法的流程圖。

主要元件符號說明

芯片組裝結(jié)構(gòu)100，200電路板10，10’承載面11，11’第一焊墊12，12’第一焊球13，13’芯片20，20’第二焊墊21，21’第二焊球22，22’焊線30，30’