[發(fā)明專利]測試探測結(jié)構(gòu)有效
| 申請?zhí)枺?/td> | 201210076897.7 | 申請日: | 2012-03-21 |
| 公開(公告)號: | CN103151337A | 公開(公告)日: | 2013-06-12 |
| 發(fā)明(設(shè)計)人: | 王敏哲;陳卿芳;桑迪.庫馬.戈埃爾;袁忠盛;葉朝陽;劉欽洲;李云漢;林鴻志 | 申請(專利權(quán))人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L23/544 | 分類號: | H01L23/544 |
| 代理公司: | 北京德恒律師事務(wù)所 11306 | 代理人: | 陸鑫;房嶺梅 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 測試 探測 結(jié)構(gòu) | ||
技術(shù)領(lǐng)域
本發(fā)明大體上涉及半導(dǎo)體,更具體而言,涉及用于測試形成在半導(dǎo)體晶圓上的集成電路器件的探測結(jié)構(gòu)。
背景技術(shù)
現(xiàn)代半導(dǎo)體制造涉及多個步驟,包括光刻、材料沉積、蝕刻以在單個半導(dǎo)體硅晶圓上形成多個單獨的半導(dǎo)體器件或集成電路芯片(管芯或晶片)。然而,由于在復(fù)雜的半導(dǎo)體制造過程中產(chǎn)生的各種差異和問題,一些形成在晶圓上的單獨的芯片可能會有缺陷。在切割晶圓之前,即,將單獨的集成電路芯片從半導(dǎo)體晶圓分離之前,通過對多個芯片通電一段預(yù)定的時間,同時對該多個芯片進(jìn)行電氣性能和可靠性測試(即,晶圓級老化測試)。這些測試通常包括LVS(版圖與原理圖)校對、IDDq測試等。從每個芯片或DUT??(被測器件)生成的最終電信號被具有測試電路的自動測試設(shè)備(ATE)捕獲和分析,以確定芯片是否有缺陷。
為了便于晶圓級老化測試和同時從晶圓上的眾多芯片捕獲電氣信號的進(jìn)行,使用本領(lǐng)域常用的DUT板或探測卡。探測卡基本上是包含多個金屬電探測器的印刷電路板(PCB),該多個金屬電探測器與相應(yīng)的多個形成在半導(dǎo)體芯片的晶圓上的電接觸件或終端相匹配。每個芯片或管芯本身具有多個接觸件或終端,每個接觸件或終端都必須被訪問測試。因此,典型的晶圓級測試將要求在1000個以上的芯片接觸件或終端和ATE測試電路之間建立電連接。因此,對于進(jìn)行準(zhǔn)確的晶圓級測試來說,將多個探測卡接觸件與晶圓上的芯片接觸件精確地對齊并且形成良好的電連接是非常重要的。探測卡通常被安裝在ATE中作為芯片(管芯)或DUT與ATE的測試頭之間的界面。
隨著對半導(dǎo)體制造技術(shù)的持續(xù)發(fā)展,形成在半導(dǎo)體晶圓上的單獨芯片(芯片或管芯)上的電氣測試接觸焊盤和凸塊之間的關(guān)鍵尺寸或者間隔(即,“間距”)持續(xù)減小。這使得適當(dāng)?shù)卦L問這些觸點進(jìn)行測試越來越難。
目前,半導(dǎo)體制造的主要趨勢在于集成具有垂直堆疊的芯片的3D?IC芯片封裝件,并利用直接的電氣芯片間連接件,以代替其他互連技術(shù),例如,引線接合和芯片邊緣互連件。這種3D?IC芯片封裝件中的管芯可以包括直接電連接至相鄰堆疊芯片的細(xì)(小)間距穿透襯底或硅通孔(TSV)。TSV提供了的較高密度的互連件和較短的信號路徑,其可以導(dǎo)致形成具有較小的印記的芯片封裝件的可能性。芯片中的TSV可以在背面上終止,具有非常細(xì)的間距的微凸塊陣列以互連至相鄰的堆疊的芯片。在將芯片裝配至半導(dǎo)體器件封裝件中的載具襯底之前,頂部芯片上的微凸塊陣列也可以被訪問以進(jìn)行晶圓級測試。在這些微凸塊陣列中,微凸塊之間的間距(間隔)可以是50微米(μm)或更小,其必須被訪問以進(jìn)行芯片測試。
當(dāng)現(xiàn)有的測試探測卡設(shè)計和探測技術(shù)不能穩(wěn)定地支持測試可能應(yīng)用在3D?IC芯片封裝件中的管芯上的這種細(xì)間距微凸塊陣列時,產(chǎn)生了技術(shù)瓶頸。如圖1所示,在某些情況下,由于物理接觸壓力和/或高電流,測試卡探測尖端對微凸塊的直接探測可以導(dǎo)致微凸塊坍塌或“崩潰”。這可能會導(dǎo)致微凸塊永久性損壞,對凸塊互連接合的完整性產(chǎn)生不利的影響,從而導(dǎo)致低凸塊接合產(chǎn)量和潛在的芯片不合格。此外,如圖2所示,適當(dāng)?shù)卦L問用以測試的細(xì)間距微凸塊的能力受到傳統(tǒng)測試卡探測尖端或針的較大的間距間隔的限制。因此,所有的芯片微凸塊無法被適當(dāng)?shù)卦L問以進(jìn)行測試和信號傳輸,這也導(dǎo)致低凸塊接合產(chǎn)量和芯片不合格。
因此需要一種經(jīng)過改進(jìn)的探測結(jié)構(gòu)及其制造方法,以探測具有微凸塊陣列的管芯。
發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中存在的問題,根據(jù)本發(fā)明的一個方面,提供了一種用于管芯測試的半導(dǎo)體探測結(jié)構(gòu),包括:襯底,所述襯底具有第一表面和第二表面;多個襯底通孔,所述多個襯底通孔在所述第一表面和所述第二表面之間延伸;多個凸塊,所述多個凸塊形成在所述襯底的所述第一表面上,用于接合測試探頭針或尖端;多個探測單元,所述多個探測單元設(shè)置在所述襯底的所述第二表面上,所述探測單元包括與至少一個所述通孔導(dǎo)電連接的探測焊盤、圍繞所述焊盤并且與所述焊盤可操作地相關(guān)聯(lián)的至少一個微凸塊、以及將所述微凸塊電連接至所述焊盤的至少一個互連件。
在上述探測結(jié)構(gòu)中,其中,進(jìn)一步包括圍繞所述焊盤并且與所述焊盤可操作地相關(guān)聯(lián)的第二微凸塊、以及將所述第二微凸塊電連接至所述焊盤的第二互連件。
在上述探測結(jié)構(gòu)中,其中,進(jìn)一步包括圍繞所述焊盤并且與所述焊盤可操作地相關(guān)聯(lián)的第二微凸塊、以及將所述第二微凸塊電連接至所述焊盤的第二互連件,其中,第一微凸塊和所述第二微凸塊設(shè)置在所述焊盤的相對側(cè)上。
在上述探測結(jié)構(gòu)中,其中,每個所述探測焊盤導(dǎo)電連接至至少兩個通孔。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺灣積體電路制造股份有限公司,未經(jīng)臺灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210076897.7/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:薄膜晶體管和包括薄膜晶體管的陣列基板
- 下一篇:吸風(fēng)對接裝置
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





