[發明專利]鰭式場效應晶體管及其制造方法

有效

• 申請號: 201210067622.7
• 申請日: 2012-03-14
• 公開（公告）號: CN103311294A
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 尚海平;徐秋霞
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336;H01L21/265
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

技術領域

本發明涉及一種半導體器件及其制造方法，特別是涉及一種能有效降低肖特基勢壘高度的鰭式場效應晶體管及其制造方法。

背景技術

與傳統生產工藝兼容的準平面多柵FinFET(鰭式場效應晶體管)結構，具有薄柵Spacer和強柵控源漏電場，使短溝道效應得到抑制、使溝道摻雜濃度降低、實現低關態電流和高驅動電流特性。而SOI襯底，由于減少源漏和襯底的漏電途徑可得到更低的loff，并且全耗盡超薄體結構使結電容減小和好的亞閾值特性，可實現亞10nm柵長器件。

然而現有的準平面多柵FinFET結構，源漏區均為體硅或SOI材料，源漏串聯電阻以及接觸電阻較大，大大影響了器件性能。

另一方面，當MOSFETs器件的柵長縮小到納米尺度以后，金屬源/漏(S/D)結構具有一系列的優點，例如原子級突變結能夠抑制短溝道效應，低S/D串聯電阻和接觸電阻，S/D形成的低溫工藝適宜集成高k柵介質、金屬柵和應變硅等新材料，使之成為摻雜硅S/D結構最有希望的替代者。而使用金屬S/D結構的MOSFETs器件則稱為Schottky-Barrier?MOSFETs(SB?MOSFETs)器件。

然而，傳統肖特基勢壘(SB)MOSFETs器件由于開態時源/溝道的肖特基勢壘高度(SBH)較高，使驅動電流減小；而關態時漏/溝道的SBH較低，使泄漏電流增加。所以，人們一直在研究SBH的調節技術，以克服SB?MOSFET的固有缺點，使其達到與傳統摻雜S/D?MOSFET相同的電流特性。

因此，亟需一種能有效降低FinFET源漏電阻同時又提高驅動能力的新型半導體器件及其制造方法。

發明內容

本發明目的在于利用現有的與CMOS制造技術兼容的設備和制備工藝，制造能有效降低源漏電阻同時又提高驅動能力的新型FinFET器件。

為此，本發明提供了一種鰭式場效應晶體管，包括SOI襯底、SOI襯底上的鰭形的柵極堆疊結構、SOI襯底中柵極堆疊結構兩側的源漏區以及源漏區之間的溝道區，源漏區與溝道區沿第一方向延伸，柵極堆疊結構沿垂直于第一方向的第二方向延伸，源漏區沿第二方向的寬度要大于溝道區沿第二方向的寬度且小于柵極堆疊結構沿第二方向的寬度，其特征在于：源漏區為金屬硅化物，源漏區與溝道區之間的界面處還包括摻雜離子分凝區。

其中，溝道區厚度為10～100nm。

其中，溝道區摻雜濃度為5E14atom/cm³～5E18atom/cm³。

其中，金屬硅化物包括NiSi_2-y、Ni_1-xPt_xSi_2-y、CoSi_2-y或Ni_1-xCo_xSi_2-y，其中x大于0小于1，y大于等于0小于等于1。

其中，摻雜離子分凝區中包含的摻雜離子，對于NMOS而言包括P或As，對于PMOS而言包括B或BF₂。

本發明還提供了一種鰭式場效應晶體管制造方法，包括步驟：在SOI襯底上形成鰭形的柵極堆疊結構，沿第二方向延伸；使得柵極堆疊結構兩側的SOI襯底形成金屬硅化物的源漏區，源漏區之間的SOI襯底構成溝道區，源漏區與溝道區沿第一方向延伸，源漏區沿第二方向的寬度要大于溝道區沿第二方向的寬度且小于柵極堆疊結構沿第二方向的寬度；向源漏區注入摻雜離子；分凝退火，使得摻雜離子分凝在源漏區與溝道區之間的界面處。

其中，形成金屬硅化物源漏區的步驟具體包括：在未被柵極堆疊結構覆蓋的SOI襯底上形成金屬膜層；執行第一退火，使得SOI襯底與金屬膜層反應形成富金屬相的硅化物；執行第二退火，第二退火的溫度大于第一退火的溫度，使得富金屬相的硅化物形成單一的金屬硅化物。

其中，摻雜離子分凝區中包含的摻雜離子，對于NMOS而言包括P或As，對于PMOS而言包括B或BF₂。

其中，注入計量為1E14atom/cm²～1E16atom/cm²，注入能量為10～50kEV。

其中，分凝退火的退火溫度400℃～800℃，退火時間20s～120s。