[發明專利]絕緣體上鍺硅混合型襯底的制備方法

無效

• 申請號: 201210067246.1
• 申請日: 2012-03-14
• 公開（公告）號: CN102593005A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 張軒雄;楊帆
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/8238
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

技術領域

本發明涉及新型半導體材料器件技術領域，具體涉及一種絕緣體上鍺硅(Ge/Si)混合型襯底的制備方法。

背景技術

當今半導體技術迅猛發展，器件尺寸越來越小，電路的集成的越來越高，Si(硅)基的MOS器件由于受到自身材料性能的約束，在當下的微電子技術發展中已經顯現出了很大的局限性，隨著集成電路特征尺寸逐步縮小至45nm，甚至22nm，體硅MOS器件在器件理論、器件結構以及制作工藝等各個方面出現了一系列的新問題，使得其功耗、可靠性以及性價比等受到極大影響。

鍺(Ge)與Si同族，也是良好的半導體材料，更早而被學者發現，世界上最早的晶體管就是基于Ge材料。由于Ge氧化物極不穩定無法形成良好的MOS界面，因此無法和Si/SiO₂天然良好界面進行競爭。目前隨著半導體工藝技術、材料技術、器件結構技術和高K技術的迅速發展以及尋求新型材料的迫切需求，Ge材料由于其高載流子遷移率(常溫下，電子遷移率2倍于Si，空穴遷移率4倍于Si)再次引起學術界和產業界的極大興趣，被認作延續摩爾定律和制備下一代集成電路的優良材料結構，具有良好的前景。

目前文獻報道的Ge基pMOSFETs(Metal?Oxide?Semiconductor?Field?Electron?Transistors)相對于Si基pMOSTFTs在性能上有巨大的提升，雖然Ge基的nMOSFETs技術還不夠成熟，因此Ge基CMOS技術還能夠產生實質應用，成為主流技術。利用Ge基pMOSFETs和Si基nMOSFET集成技術能夠很好的體現Ge的材料性能。采用絕緣體上Ge/Si混合型襯底材料，能夠有效的抑制各種負面效應等，同時能夠還能有效避免由于Ge禁帶寬度小帶來的大的漏電。

發明內容

(一)要解決的技術問題

本發明的目的在于提供一種絕緣體上鍺硅混合型襯底的制備方法，以解決目前Si材料載流子遷移率不足以及Ge基nMos技術不成熟的問題，同時兼容成熟的SiCMOS技術，提高器件和電路的性能。

(二)技術方案

為達到上述目的，本發明提供了一種絕緣體上鍺硅混合型襯底的制備方法，包括：步驟1：在GeOI材料的Ge面涂上光刻膠，并進行光刻；步驟2：光刻之后進行堅膜，然后刻蝕掉部分Ge及對應的絕緣層；步驟3：去除光刻膠，然后外延生長一層Si膜；步驟4：去除Ge表面生長的Si膜；步驟5：后續處理，得到絕緣體上鍺硅混合型襯底。

上述方案中，步驟1中所述GeOI材料，襯底采用晶向為{001}的Si襯底，中間絕緣層采用厚度為3nm-50nm的SiO₂，上層采用厚度為30nm-500nm的Ge層。所述在GeOI材料的Ge面涂的光刻膠為正膠，厚度為0.8μm-3μm。

上述方案中，步驟2中所述堅膜，溫度為80℃-150℃，時間為30秒-5分鐘。所述刻蝕采用的方法為ICP或RIE刻蝕。所述刻蝕采用的方法為ICP或RIE刻蝕時，刻蝕Ge氛圍為BCl₃、C₂F₆+NF₃或SF₆+O₂，刻蝕SiO氛圍為C₂H₄+CHF₃。

上述方案中，步驟3中所述去除光刻膠，采用丙酮超聲浸泡的方法，時間為3分鐘-10分鐘。所述生長Si膜的厚度與Ge層表面齊平，該Si膜的厚度等于Ge層厚度加SiO₂厚度，范圍為33nm-555nm。

上述方案中，步驟4中所述去除Ge表面的Si膜采用的方法為研磨拋光或干法刻蝕。

上述方案中，步驟5中所述后續處理包括溫度處理和化學機械拋光處理。

(三)有益效果

從上述技術方案可以看出，本發明具有以下有益效果：

1、本發明提供絕緣體上鍺硅混合型襯底的制備方法，利于發揮出Ge基pMOS和{001}Si基nMOS各自載流子遷移率高，性能上的優勢。

2、本發明提供絕緣體上鍺硅混合型襯底的制備方法，形成鍺硅混合襯底，利于新型材料結構集成。

3、本發明提供絕緣體上鍺硅混合型襯底的制備方法，工藝簡單，與傳統CMOS硅工藝向兼容。

附圖說明

圖1為本發明絕緣體上鍺硅混合襯底制備方法流程圖；

圖2為本發明絕緣體上鍺硅混合襯底的結構示意圖；

圖3(a)至圖3(f)為本發明絕緣體上鍺硅混合襯底的工藝流程圖。