[發明專利]半導體裝置

有效

• 申請號: 201210067195.2
• 申請日: 2012-03-14
• 公開（公告）號: CN102931236A
• 公開（公告）日: 2013-02-13
• 發明（設計）人: 尾本誠一
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/49
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 劉瑞東;陳海紅

關聯申請的參照

本申請享受2011年8月10日申請的日本專利申請編號2011-175253的優先權，該日本專利申請的全部內容在本申請中援用。

技術領域

本實施方式一般地說涉及半導體裝置。

背景技術

以前，多晶·金屬柵極電極構造中，在成為電極的金屬的下部使氮化鈦、氮化鎢等的金屬成膜，以確保對多晶硅的擴散阻擋性。

傳統技術中，存在電極的電阻值和多晶硅/金屬界面電阻變大的問題。

發明內容

實施方式的半導體裝置具備在半導體基板上形成的多晶硅膜和在上述多晶硅膜上形成的金屬硅化物膜。實施方式的半導體裝置具備在上述硅化物膜上形成的上述金屬氧化膜和在上述氧化膜上形成的包含鎢或鉬的膜。

以下參照附圖，詳細說明實施方式的半導體裝置及其制造方法。另外，這些實施方式不限定本發明。

附圖說明

圖1A、1B是第1實施方式的半導體裝置的制造方法的一工序的示圖。

圖2A、2B是第1實施方式的半導體裝置的制造方法的一工序的示圖。

圖3是第1實施方式的半導體裝置的制造方法的一工序的示圖。

圖4A、4B是第2實施方式的半導體裝置的制造方法的一工序的示圖。

圖5是實施方式的各金屬氧化膜的生成能量的示意圖。

圖6A、6B是第1及第2實施方式的半導體裝置的構造示圖。

圖7A、7B是第3實施方式的半導體裝置的制造方法的一工序的示圖。

圖8A、8B是第3實施方式的半導體裝置的構造示圖。

具體實施方式

(第1實施方式)

首先，在圖1A所示半導體基板(硅基板)1上依次形成了隧道絕緣膜6、多晶硅膜(浮置柵極)7、共聚(interpoly)絕緣膜(中間絕緣膜)8、多晶硅膜2的狀態下，在沉積的多晶硅膜2上用濺射法使鈦(Ti)膜3成膜5nm。接著，在氧氣氛下以200～300℃加熱半導體基板1。其結果，如圖1B所示，在鈦膜3的表面形成膜厚3.5nm以上的比自然氧化膜厚的非晶質且具有導電性的氧化鈦(TiO_x)膜4。作為金屬氧化膜的氧化鈦膜4是選擇鈦作為金屬元素并氧化的膜，但是選擇的金屬元素不限于鈦。

為了起到硅/電極鎢間的擴散防止膜的功能，期望金屬氧化膜的生成能量以比氧化硅(SiO₂)的生成能量(-910kJ/mol)和/或氧化鎢(WO₃)的生成能量(-843kJ/mol)低的方式穩定存在。各金屬氧化膜的生成能量的示意如圖5所示，除了鈦以外，也可以采用鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鈧(Sc)、釔(Y)、鉻(Cr)的氧化物。從而，上述金屬元素可以從這些元素中任選包含一種。

接著，在圖2A所示氧化鈦膜4上用濺射法或者CVD法，使成為電極的鎢(W)膜5成膜為膜厚50nm。接著，在鎢膜5上，用曝光技術通過光掩模轉印電極的硬掩模圖形(未圖示)，用RIE(Reactive?Ion?Etching，反應離子蝕刻)技術將鎢膜5以下的層加工為電極構造，從而，制作圖2B所示在成為電極的鎢膜5的下層具有作為阻擋金屬的氧化金屬膜(氧化鈦膜4)的多晶·金屬柵極(poly/metal?gate)電極。

而且，圖2B的狀態下，通過以例如900℃進行10秒的RTA(RapidThermal?Annealing，快速熱退火)，使鈦膜3硅化，形成圖3所示Ti硅化物(TiSi_x)層10。另外，這里鈦膜3也可以不全部硅化，部分保留為鈦。到圖2B的工序為止，作成非易失性半導體存儲裝置的存儲單元及選擇柵極的構造后，通過該硅化工序形成圖6所示構造。另外，柵極形狀加工和RTA的順序也可以反轉。圖6A表示與位線方向垂直的截面，圖6B表示與字線方向垂直的截面。圖6A所示位線方向的各構造由元件分離層9隔開。圖6B的左側所示為存儲單元部，右側所示為選擇柵極部。