[發(fā)明專利]晶體管的形成方法,CMOS的形成方法有效
| 申請?zhí)枺?/td> | 201210064086.5 | 申請日: | 2012-03-12 |
| 公開(公告)號: | CN103311184A | 公開(公告)日: | 2013-09-18 |
| 發(fā)明(設計)人: | 李鳳蓮;倪景華 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/8238 | 分類號: | H01L21/8238 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 晶體管 形成 方法 cmos | ||
技術領域
本發(fā)明涉及半導體制造技術領域,尤其涉及一種晶體管的形成方法,一種CMOS的形成方法。
背景技術
隨著半導體制造技術的飛速發(fā)展,半導體器件為了達到更高的運算速度、更大的數(shù)據(jù)存儲量、以及更多的功能,半導體器件朝向更高的元件密度、更高的集成度方向發(fā)展。因此,互補金屬氧化物半導體(Complementary?Metal?Oxide?Semiconductor,CMOS)晶體管的柵極變得越來越細且長度變得比以往更短。然而,柵極的尺寸變化會影響半導體器件的電學性能,目前,主要通過控制載流子遷移率來提高半導體器件性能。該技術的一個關鍵要素是控制晶體管溝道中的應力。比如適當控制應力,提高了載流子(n-溝道晶體管中的電子,p-溝道晶體管中的空穴)遷移率,就能提高驅動電流。因而應力可以極大地提高晶體管的性能。
因為硅、鍺具有相同的晶格結構,即“金剛石”結構,在室溫下,鍺的晶格常數(shù)大于硅的晶格常數(shù),所以在PMOS晶體管的源/漏區(qū)形成硅鍺(SiGe),可以引入硅和鍺硅之間晶格失配形成的壓應力,進一步提高壓應力,提高PMOS晶體管的性能。相應地,在NMOS晶體管的源/漏區(qū)形成硅碳(SiC)可以引入硅和硅碳之間晶格失配形成的拉應力,進一步提高拉應力,提高NMOS晶體管的性能。而由于NMOS晶體管的載流子是電子,電子本身的遷移率相對PMOS晶體管的空穴而言要高,因此現(xiàn)有技術通常只在PMOS晶體管內的源/漏區(qū)形成西格瑪形的硅鍺的應力襯墊層,以提高應力,提高空穴的遷移率。
現(xiàn)有技術中,具有應力襯墊層的PMOS晶體管的形成方法為:
請參考圖1,提供半導體襯底100,所述半導體襯底100表面形成有柵極結構。
所述柵極結構包括:形成于半導體襯底100表面的柵介質層110,形成于柵介質層110表面的柵電極層111,以及形成于所述柵介質層110、柵電極層111兩側的側墻112。
請參考圖2,采用干法刻蝕緊鄰所述柵極結構兩側的半導體襯底100,并形成開口102。
請參考圖3,采用濕法刻蝕所述開口102,使所述開口102靠近溝道區(qū)的頂角向溝道區(qū)延伸,變成西格瑪(sigma,∑)形。
請參考圖4,在所述開口102(請參考圖3)內形成應力襯墊層103。
所述應力襯墊層103的材料為硅鍺,所述形成應力襯墊層103的工藝為選擇外延沉積工藝。
然而,以現(xiàn)有技術形成的具有應力襯墊層的晶體管提供至溝道區(qū)的應力有限,對于溝道區(qū)的載流子遷移率的提高較小,導致所形成的晶體管的性能提高有限。
更多關于具有應力襯墊層的晶體管的形成方法請參考公開號為US2007/0072380A1的美國專利文件。
發(fā)明內容
本發(fā)明解決的問題是,提高所形成的晶體管提供至溝道區(qū)的應力,提高載流子的遷移率,從而提高所形成的晶體管的性能以及可靠性。
為解決上述問題,本發(fā)明提供一種晶體管的形成方法,包括:
提供半導體襯底,所述半導體襯底表面形成有柵介質層,所述柵介質層表面形成有柵電極層,所述柵電極層表面形成有硬掩膜層,所述柵介質層、柵電極層和硬掩膜層兩側形成有第一側墻,所述第一側墻外側表面形成有偽側墻;
在緊鄰所述偽側墻兩側的半導體襯底內形成應力襯墊層;
在形成應力襯墊層后,去除所述偽側墻;
在去除所述偽側墻后,在所述第一側墻外側表面形成第二側墻;
在形成第二側墻后,對所述應力襯墊層進行離子注入;
對所述應力襯墊層進行離子注入后,在所述應力襯墊層內形成自對準硅化物層,所述自對準硅化物層的表面與應力襯墊層表面齊平;
在形成自對準硅化物層后,去除所述硬掩膜層。
可選的,所述應力襯墊層的形成方法包括:以硬掩膜層為掩膜,對緊鄰偽側墻兩側的半導體襯底進行干法刻蝕,形成開口;對所述開口進行濕法刻蝕,使?jié)穹涛g后的開口具有頂角,所述頂角靠近柵介質層邊界的延長線,且所述頂角向柵介質層下方的半導體襯底內延伸;在所述開口中填充滿硅鍺或摻雜硼的硅鍺。
可選的,所述應力襯墊層的形狀為西格瑪形。
可選的,所述硬掩膜層包括位于柵電極層表面的第一硬掩膜層,和位于第一硬掩膜層表面的第二硬掩膜層。
可選的,所述第二硬掩膜層在去除所述偽側墻的同時被去除。
可選的,所述第一硬掩膜層的材料為氮化鈦、氮化鉈、氮化鎢或氧化鋁。
可選的,所述第二硬掩膜層的材料為氮化硅。
可選的,所述偽側墻的材料為氮化硅。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210064086.5/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





