[發明專利]晶體管的形成方法，CMOS的形成方法

有效

• 申請號: 201210064086.5
• 申請日: 2012-03-12
• 公開（公告）號: CN103311184A
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 李鳳蓮;倪景華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種晶體管的形成方法，其特征在于，包括：

提供半導體襯底，所述半導體襯底表面形成有柵介質層，所述柵介質層表面形成有柵電極層，所述柵電極層表面形成有硬掩膜層，所述柵介質層、柵電極層和硬掩膜層兩側形成有第一側墻，所述第一側墻外側表面形成有偽側墻；

在緊鄰所述偽側墻兩側的半導體襯底內形成應力襯墊層；

在形成應力襯墊層后，去除所述偽側墻；

在去除所述偽側墻后，在所述第一側墻外側表面形成第二側墻；

在形成第二側墻后，對所述應力襯墊層進行離子注入；

對所述應力襯墊層進行離子注入后，在所述應力襯墊層內形成自對準硅化物層，所述自對準硅化物層的表面與應力襯墊層表面齊平；

在形成自對準硅化物層后，去除所述硬掩膜層。

2.如權利要求1所述晶體的管形成方法，其特征在于，所述應力襯墊層的形成方法包括：以硬掩膜層為掩膜，對緊鄰偽側墻兩側的半導體襯底進行干法刻蝕，形成開口；對所述開口進行濕法刻蝕，使濕法刻蝕后的開口具有頂角，所述頂角靠近柵介質層邊界的延長線，且所述頂角向柵介質層下方的半導體襯底內延伸；在所述開口中填充滿硅鍺或摻雜硼的硅鍺。

3.如權利要求1所述晶體的管形成方法，其特征在于，所述應力襯墊層的形狀為西格瑪形。

4.如權利要求1所述晶體管的形成方法，其特征在于，所述硬掩膜層包括位于柵電極層表面的第一硬掩膜層，和位于第一硬掩膜層表面的第二硬掩膜層。

5.如權利要求4所述晶體管的形成方法，其特征在于，所述第二硬掩膜層在去除所述偽側墻的同時被去除。

6.如權利要求4所述晶體管的形成方法，其特征在于，所述第一硬掩膜層的材料為氮化鈦、氮化鉈、氮化鎢或氧化鋁。

7.如權利要求4所述晶體管的形成方法，其特征在于，所述第二硬掩膜層的材料為氮化硅。

8.如權利要求1所述晶體管的形成方法，其特征在于，所述偽側墻的材料為氮化硅。

9.如權利要求1所述晶體管的形成方法，其特征在于，所述第一側墻的材料為氧化硅、氮化硅、氮氧化硅中的一種或多種組合。

10.如權利要求1所述晶體管的形成方法，其特征在于，所述第二側墻的材料為氧化硅、氮化硅、氮氧化硅中的一種或多種組合。

11.如權利要求4所述晶體管的形成方法，其特征在于，所述第一硬掩膜層的厚度為10埃～50埃。

12.如權利要求4所述晶體管的形成方法，其特征在于，所述第二硬掩膜層的厚度為50埃～200埃。

13.如權利要求5所述晶體管的形成方法，其特征在于，所述去除偽側墻和第二硬掩膜層的工藝為濕法刻蝕。

14.如權利要求13所述晶體管的形成方法，其特征在于，所述濕法刻蝕工藝中，偽側墻和第一硬掩膜層之間具有的刻蝕選擇比，且所述刻蝕選擇比的比值大于15；第二硬掩膜層和第一硬掩膜層之間具有的刻蝕選擇比，且所述刻蝕選擇比的比值大于15。

15.如權利要求1所述晶體管的形成方法，其特征在于，所述自對準硅化物層的材料為鎳硅。

16.如權利要求2所述晶體管的形成方法，其特征在于，在所述開口中填充滿硅鍺或摻雜硼的硅鍺的工藝為選擇性外延沉積工藝。