[發明專利]一種內建模擬電源電路

有效

• 申請號: 201210063866.8
• 申請日: 2012-03-12
• 公開（公告）號: CN102609023A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 賈曉偉;鄧龍利;王帥旗
• 申請（專利權）人: 北京經緯恒潤科技有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 逯長明

技術領域

本發明涉及電路領域，特別是涉及一種內建模擬電源電路。

背景技術

在工業電子領域，由于芯片外部電源電壓較高，所以內建模擬電源電路被廣泛應用。這可以保證低壓器件在大規模集成電路中的應用，并且還可以減小芯片面積，降低功耗。

現有技術中的內建模擬電源電路如圖1所示，由參考電壓產生電路101、運算放大器電路102及輸出級103組成。參考電壓產生電路101由相同類型的電阻R3和R4串聯產生，所產生的參考電壓Vref供給運算放大器OPA的負輸入端；運算放大器OPA的輸出極與PMOS功率管P1的柵極相連；P1的漏極、C1的上極板與電阻R2的上端相連，該節點也是內部模擬電源VCC的輸出節點；電阻R2的下端、電阻R1的上端與運算放大器OPA的正輸入端相連；外部電源電壓VDDA與R4的上端、運算放大器OPA的電源端、P1的源極及襯底相連；地電壓與R3的下端、運算放大器OPA的地端、電阻R1的下端及電容C1的下端相連。當系統正常工作時，內部模擬電源電壓為VCC＝VDDA*(R3/(R4+R3))*((R1+R2)/R1)，當外部電源電壓VDDA在較大范圍浮動時，VCC變化范圍也會較大，因此該電路不能應用于外部電源電壓浮動范圍較大的情況。

現有技術中，為了保證系統環路足夠的相位裕度，并避免內部電源電壓啟動過沖擊穿負載低壓器件，常常需要把主極點設在VCC輸出節點，次主極點設置在運算放大器OPA輸出端。這就需要把C1的電容值設的很大，一般需要外接電容來實現，但是外接電容會增大系統成本。

發明內容

本發明的目的是提供一種內建模擬電源電路，在電路內部就可以提供所需要的電容，不需要外接電容，進而能夠降低內建模擬電源電路的成本。

為實現上述目的，本發明提供了如下方案：

一種內建模擬電源電路，包括：帶隙基準源、運算放大器、第一補償電容、第二補償電容、第一穩壓電容、第二穩壓電容、高壓PMOS功率管、低壓NMOS管、第一電阻、第二電阻和外部電源電壓；

所述帶隙基準源的基準電壓輸出端與所述運算放大器的負輸入端相連；所述帶隙基準源的基準電壓輸出端通過所述第二穩壓電容接地；

所述運算放大器的輸出端、所述第一補償電容的上極板與所述高壓PMOS功率管的柵極相連；所述高壓PMOS功率管的漏極、所述第二電阻的一端、所述第二補償電容的下極板、所述低壓NMOS管的漏極與所述第一穩壓電容的上極板相連；所述第二電阻的另一端、所述第一電阻的一端、所述第二補償電容的上極板、所述低壓NMOS管的柵極與所述運算放大器的正輸入端相連；所述外部電源電壓與所述帶隙基準源的電源端、所述運算放大器的電源端、所述第一補償電容的下極板、所述高壓功率管的源極及襯底相連；所述帶隙基準源的地端、所述運算放大器的地端、所述第一電阻的另一端、所述低壓NMOS管的源極及襯底、所述第一穩壓電容的下極板與地電壓相連。

可選的，所述帶隙基準源、所述運算放大器，所述第一補償電容及所述高壓PMOS功率管為耐高壓器件。

可選的，所述第一穩壓電容、所述第二補償電容、所述第二穩壓電容、所述第一電阻、所述第二電阻和所述低壓NMOS管為低壓器件。

可選的，所述內建模擬電源電路的主極點設置在所述運算放大器的輸出端，所述內建模擬電源電路的次極點設置在所述內建模擬電源電路的內部模擬電源輸出端，所述內部模擬電源輸出端與所述高壓PMOS功率管的漏極相連。

根據本發明提供的具體實施例，本發明公開了以下技術效果：

本發明中，主極點設置在運放輸出端，內部模擬電源輸出端為次主極點，因此第一穩壓電容的電容值較小，可由內部產生，避免了由芯片外部提供而提升系統成本；

此外，本發明內部模擬電源電壓不隨外部電源電壓變化而變化，因此適用于外部電源電壓變化范圍較大的情況，特別是在外部電源電壓值較低時，仍能正常工作；

本發明第一補償電容上下端分別相連于外部電源電壓和高壓PMOS功率管的柵極，在外部電源電壓出現高頻毛刺時，高壓PMOS功率管的柵極會隨外部電源電壓的變化而變化，因此內部模擬電源電壓對外部電源電壓的高頻電源電壓抑制比更好；

本發明成功解決了外部電源電壓快速啟動時，內部模擬電源電壓過沖擊穿低壓器件的問題，在任意啟動速度下，都不會發生過沖擊穿的現象。

附圖說明