[發明專利]一種基于PNP型三極管輔助觸發的雙向可控硅器件

無效

• 申請號: 201210060567.9
• 申請日: 2012-03-09
• 公開（公告）號: CN102544068A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 鄭劍鋒;韓雁;馬飛;董樹榮;吳健;苗萌;曾杰
• 申請（專利權）人: 浙江大學
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/74
• 代理公司: 杭州天勤知識產權代理有限公司 33224
• 代理人: 胡紅娟

技術領域

本發明屬于集成電路靜電防護技術領域，具體涉及一種基于PNP型三極管輔助觸發的雙向可控硅器件。

背景技術

自然界的靜電放電(ESD)現象對集成電路的可靠性構成了嚴重的威脅。在工業界，集成電路產品的失效30％都是由于遭受靜電放電現象所引起的，而且越來越小的工藝尺寸，更薄的柵氧厚度都使得集成電路受到靜電放電破壞的幾率大大增加。因此，改善集成電路靜電放電防護的可靠性對提高產品的成品率具有不可忽視的作用。

靜電放電現象的模式通常分為四種：HBM(人體放電模式)，MM(機器放電模式)，CDM(組件充電放電模式)以及電場感應模式(FIM)。而最常見也是工業界產品必須通過的兩種靜電放電模式是HBM和MM。當發生靜電放電時，電荷通常從芯片的一只引腳流入而從另一只引腳流出，此時靜電電荷產生的電流通常高達幾個安培，在電荷輸入引腳產生的電壓高達幾伏甚至幾十伏。如果較大的ESD電流流入內部芯片則會造成內部芯片的損壞，同時，在輸入引腳產生的高壓也會造成內部器件發生柵氧擊穿現象，從而導致電路失效。因此，為了防止內部芯片遭受ESD損傷，對芯片的每個引腳都要進行有效的ESD防護，對ESD電流進行泄放。

在ESD防護的發展過程中，二極管、GGNMOS(柵接地的NMOS管)、SCR(可控硅)等器件通常被作為ESD防護單元。對于現代CMOS(互補金屬氧化物半導體)集成電路，在芯片的輸入/輸出端通常帶有輸入緩沖級/輸出緩沖級或者是MOS器件的柵極作為輸入。因此，在發生ESD事件時，ESD應力會直接施加在柵氧上，如果ESD器件開啟不夠及時或者箝位電壓過高的話，很可能發生柵氧擊穿現象，從而對芯片造成破壞。

由于單向SCR結構具有低維持電壓，高電流泄放能力等特點，所以單向SCR結構在ESD防護中有著很廣的應用。

圖1為一種CMOS工藝下的單向SCR結構，該單向SCR在一個方向上的觸發電壓較高，而在另一個方向上為寄生二極管結構，觸發電壓很低且不可調，因此，該結構很難直接應用片上ESD防護，尤其不能應用在一些要求雙向觸發電壓可調且較低的混合電壓域接口電路ESD防護上。

圖2為一種CMOS工藝下的雙向SCR結構，該結構相比單向SCR結構，在兩個方向都具有相同的觸發電壓，但觸發電壓值同樣過高且不可調，在深亞微米工藝下，難以保護脆弱的柵氧。

發明內容

針對現有技術所存在的上述技術缺陷，本發明公開了一種基于PNP型三極管輔助觸發的雙向可控硅器件，使得可控硅在兩個方向上具有雙向可調且較低的觸發電壓，可直接應用于深亞微米工藝下的一些混合電壓接口電路的ESD防護。

一種基于PNP型三極管輔助觸發的雙向可控硅器件，包括：

P襯底層和四個PNP型三極管；

所述的P襯底層上從左到右依次設有第一N阱、P阱和第二N阱，所述的P阱與第一N阱和第二N阱并排相連；

所述的第一N阱上從左到右依次并排設有第一N+有源注入區、第一P+有源注入區和第二N+有源注入區；所述的第二N阱上從左到右依次并排設有第三N+有源注入區、第二P+有源注入區和第四N+有源注入區；

所述的第一N+有源注入區和第一P+有源注入區通過第一金屬電極相連，所述的第二P+有源注入區和第四N+有源注入區通過第二金屬電極相連；

所述的第三N+有源注入區與第二PNP型三極管的發射極和基極相連，第一PNP型三極管的集電極和基極與第一金屬電極相連；所述的第二N+有源注入區與第三PNP型三極管的發射極和基極相連，第四PNP型三極管的集電極和基極與第二金屬電極相連；第一PNP型三極管的發射極與第二PNP型三極管的集電極相連，第三PNP型三極管的集電極與第四PNP型三極管的發射極相連。

所述的第一N+有源注入區與第一P+有源注入區、第一P+有源注入區與第二N+有源注入區、第二N+有源注入區與第三N+有源注入區、第三N+有源注入區與第二P+有源注入區或第二P+有源注入區與第四N+有源注入區通過淺槽隔離。