[發明專利]肖特基二極管及其制造方法

在審

• 申請號: 201210059574.7
• 申請日: 2012-03-08
• 公開（公告）號: CN103311316A
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 尚海平;徐秋霞
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L21/329
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

技術領域

本發明涉及一種半導體器件及其制造方法，特別是涉及一種能有效降低肖特基勢壘高度的與CMOS工藝兼容的肖特基二極管及其制造方法。

背景技術

肖特基二極管(SBD)由于具有很短的反向恢復時間和很低的前向電壓也即具有低損耗，因此被廣泛應用于檢波器、混頻器和變調器等高頻電路中，是帶域超高速通信領域的關鍵器件之一。典型的SBD包括具有高功函數的金屬，該金屬與通常在N型襯底上生長的N型導電外延層接觸。在IC工藝中，SBD通常與其他半導體器件制作在共同的襯底上以節省空間、降低成本，例如與CMOS或BiMOS工藝兼容。

另一方面，當MOSFETs器件的柵長縮小到納米尺度以后，金屬源/漏(S/D)結構具有一系列的優點，例如原子級突變結能夠抑制短溝道效應，低S/D串聯電阻和接觸電阻，S/D形成的低溫工藝適宜集成高k柵介質、金屬柵和應變硅等新材料，使之成為摻雜硅S/D結構最有希望的替代者。而使用金屬S/D結構的MOSFETs器件則稱為Schottky-Barrier?MOSFETs(SB?MOSFETs)器件。因此，SBD與SBMOSFET集成在相同襯底上成為現今技術發展驅使。

然而，當SBD與MOSFET的器件尺寸等此例持續縮小到納米尺度以后，器件中的寄生電阻特別是接觸電阻(包括MOSFET的源漏接觸電阻、以及SBD的金屬電極接觸電阻)在總電阻中所占此重迅速增大。有效降低接觸電阻的方法之一是降低電阻率，電阻率則與金屬-半導體接觸的肖特基勢壘高度和半導體摻雜濃度緊密相關。然而對于現有的金屬-半導體接觸而言，由于摻雜離子的固溶度受限，半導體摻雜濃度無法進一步提高，而只能寄希望于有效降低肖特基勢壘高度。此外，傳統肖特基勢壘(SB)MOSFETs器件由于開態時源/溝道的肖特基勢壘高度(SBH)較高，使驅動電流減小；而關態時漏/溝道的SBH較低，使泄漏電流增加。所以，人們一直在研究SBH的調節技術，以克服SB?MOSFET的固有缺點，使其達到與傳統摻雜S/D?MOSFET相同的電流特性。

因此，亟需一種能有效降低SBH的新型肖特基二極管及其制造方法。

發明內容

本發明目的在于利用現有的與CMOS制造技術兼容的設備和制備工藝，制造能有效降低肖特基勢壘高度的肖特基二極管及其制造方法。

為此，本發明提供了一種肖特基二極管，包括襯底、襯底上的金屬硅化物，其特征在于，襯底與金屬硅化物之間的界面處還包括摻雜離子分凝區。

其中，金屬硅化物包括NiSi_2-y、PtSi_2-y、CoSi_2-y、Ni_1-xPt_xSi_2-y、Ni_1-xCo_xSi_2-y、Pt_1-xCo_xSi_2-y、Ni_2-x-zPt_xCo_zSi_3-y，其中x、z大于0小于1，y大于等于0小于等于1。

其中，摻雜離子分凝區中包含的摻雜離子，對于n型肖特基二極管而言包括P、As、Sb及其組合，對于p型肖特基二極管而言包括B、BF₂及其組合。

本發明還提供了一種肖特基二極管的制造方法，包括步驟：在襯底上形成金屬硅化物；向金屬硅化物注入摻雜離子；分凝退火，使得摻雜離子分凝在金屬硅化物與襯底之間的界面處。

其中，形成金屬硅化物的步驟具體包括：在襯底上形成金屬層；執行第一退火，使得襯底與金屬層反應形成富金屬相的高阻態金屬硅化物；去除未反應的金屬層；執行第二退火，第二退火的溫度大于第一退火的溫度，使得富金屬相的高阻態金屬硅化物形成單一的低阻態金屬硅化物。

其中，第一退火的退火溫度為200～400℃，第二退火的退火溫度為450～600℃。