[發明專利]半導體鰭上的反熔絲

有效

• 申請號: 201210058939.4
• 申請日: 2012-03-07
• 公開（公告）號: CN103165572A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 楊筱嵐
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525;H01L27/112;H01L21/768;H01L21/8246
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

技術領域

本發明一般地涉及半導體領域，更具體地來說，涉及一種數據存儲元件。

背景技術

存在兩種主要類型的數據存儲元件。第一種類型是易失性存儲器，其中，從存儲器去除電源的瞬間，存儲在特定存儲元件中的信息丟失。第二種類型是非易失性存儲元件，其中，甚至在去除電源之后，也保持信息。在第二種類型中，一些設計允許進行多次編程，而其他設計允許僅一次編程。通常，用于形成非易失性存儲器的制造技術不同于標準邏輯處理。因此，用于形成非易失性存儲器的復雜性和成本很高。

通常，一次可編程(OTP)存儲器件包括金屬熔絲、柵氧化層熔絲(gate?oxide?fuse)等。金屬熔絲使用金屬作為編程元件。柵氧化層熔絲使用柵氧化層作為編程元件。現有的OTP存儲器件通常使用鋁互連技術制造，該鋁互連技術包括鋁沉積、圖案化、以及蝕刻的步驟。這些OTP存儲器件的形成與當前的銅鑲嵌工藝(其已經成為標準工藝)不兼容。另外，現有的OTP存儲器件要求高壓(諸如，柵氧化層熔絲)或高電流(諸如，金屬和通孔反熔絲)用于編程。在設計中需要考慮這樣的高壓或高電流，并且從而，相應地增加了制造集成電路的復雜性和成本。

發明內容

為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種器件，包括：襯底；隔離區，位于所述襯底的表面處；半導體區，位于所述隔離區的頂面上方；導電部件，位于所述隔離區的所述頂面上方，其中，所述導電部件鄰近所述半導體區；以及介電材料，位于所述導電部件和所述半導體區之間，其中，所述介電材料、所述導電部件、以及所述半導體區形成反熔絲。

該器件進一步包括：連接至所述反熔絲的電源，其中，所述電源被配置成提供編程電壓，所述編程電壓用于對所述反熔絲進行編程。

在該器件中，所述半導體區包括半導體鰭。

在該器件中，所述半導體區包括外延區，所述外延區的面與所述隔離區的所述頂面既不平行也不垂直。

在該器件中，所述半導體區進一步包括：位于所述外延區上方的硅化物區。

在該器件中，所述外延區包括硅鍺。

在該器件中，所述導電部件包括：半導體區，位于所述隔離區的所述頂面上方；以及硅化物區，位于所述半導體區上方，并且其中，所述隔離區的一部分位于所述半導體區和所述導電部件之間。

該器件進一步包括：多柵極晶體管，其中，所述導電部件和所述多柵極晶體管的柵電極由相同材料形成。

根據本發明的另一方面，提供了一種器件，包括：半導體襯底；淺溝槽隔離(STI)區，位于所述半導體襯底的表面處；第一半導體鰭，位于所述STI區的頂面上方；第二半導體鰭，位于所述STI區的所述頂面上方，其中，所述第一半導體鰭和所述第二半導體鰭包括面；以及介電材料，位于所述第一半導體鰭和所述第二半導體鰭之間，其中，所述介電材料、所述第一半導體鰭、以及所述第二半導體鰭形成反熔絲。

在該器件中，所述第一半導體鰭和所述第二半導體鰭分別包括：第一硅鍺區和第二硅鍺區。

在該器件中，所述第一半導體鰭和所述第二半導體鰭進一步包括：第一硅鰭和第二硅鰭，所述第一硅鰭和所述第二硅鰭分別位于所述第一硅鍺區和所述第二硅鍺區下方。

在該器件中，所述第一硅鰭和所述第二硅鰭之間的距離在約50nm和約70nm之間。

在該器件中，所述反熔絲進一步包括：第一硅化物區和第二硅化物區，所述第一硅化物區和所述第二硅化物區分別位于所述第一半導體鰭和所述第二半導體鰭的頂面上方。

該器件進一步包括：連接至所述反熔絲的電源，其中，所述電源被配置成提供在所述第一半導體鰭和所述第二半導體鰭之間的編程電壓，從而對所述反熔絲進行編程以將所述反熔絲從高阻態改變為低阻態。

在該器件中，所述第二半導體鰭與所述第一半導體鰭的縱長方向對準。

在該器件中，所述第二半導體鰭位于所述第一半導體鰭的一側，并且與所述第一半導體鰭的縱長方向未對準。

根據本發明的又一方面，提供了一種方法，包括：實施外延，以在淺溝槽隔離(STI)區的頂面上方形成外延區，其中，所述STI區位于襯底的表面處；在所述外延區上方形成硅化物區并且所述硅化物區與所述外延區接觸；形成鄰近所述硅化物區并且位于所述STI區上方的導電區；在所述導電區和所述硅化物區和所述外延區的組合區之間填充介電材料，其中，所述導電區、所述組合區、以及所述介電材料形成反熔絲；以及形成電連接至所述硅化物區和所述導電區的電源，其中，所述電源被配置成施加高到足以對所述反熔絲進行編程的編程電壓。