[發(fā)明專利]用于微電子和微系統(tǒng)的結(jié)構(gòu)的制造方法無效
| 申請?zhí)枺?/td> | 201210058695.X | 申請日: | 2005-09-27 |
| 公開(公告)號: | CN102637626A | 公開(公告)日: | 2012-08-15 |
| 發(fā)明(設(shè)計(jì))人: | 貝爾納·阿斯帕爾 | 申請(專利權(quán))人: | S.O.I.泰克絕緣體硅技術(shù)公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762;B81C1/00 |
| 代理公司: | 北京康信知識產(chǎn)權(quán)代理有限責(zé)任公司 11240 | 代理人: | 余剛;吳孟秋 |
| 地址: | 法國*** | 國省代碼: | 法國;FR |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 微電子 系統(tǒng) 結(jié)構(gòu) 制造 方法 | ||
1.一種用于制造如下結(jié)構(gòu)的方法,所述結(jié)構(gòu)包括表面層(2、61)、至少一個(gè)掩埋層(4、34)、以及支架(6、72),所述方法包括:
-在第一支架(6)上制造第一結(jié)構(gòu)的第一步驟,所述第一結(jié)構(gòu)包括第一層(4、34),所述第一層具有由第一材料制成的第一區(qū)域以及包括空腔的至少一個(gè)第二區(qū)域,所述空腔中填充有第二材料,所述第二材料的蝕刻速率高于或低于所述第一材料的蝕刻速率;
-之后形成所述掩埋層以及形成所述表面層(2、61)的第二步驟,所述掩埋層由所述第一層形成,所述表面層(2、61)通過所述第一結(jié)構(gòu)與第二支架(32、72)的組合而形成。
2.根據(jù)權(quán)利要求1所述的方法,還包括打薄所述兩個(gè)支架中的至少一個(gè)。
3.根據(jù)權(quán)利要求1或2所述的方法,包括蝕刻所述第一層(4、34),以形成至少一個(gè)空腔(22、24、52、54);之后,在所述空腔中沉積所述第二材料。
4.根據(jù)權(quán)利要求1所述的方法,其中,所述組合通過分子鍵合或通過膠粘而進(jìn)行。
5.根據(jù)權(quán)利要求1所述的方法,還包括在所述表面層(2、61)中制造至少一個(gè)開口(12)的步驟,以開口至所述掩埋層(4、34)的第一材料和第二材料中的具有較高蝕刻速率的材料。
6.根據(jù)權(quán)利要求5所述的方法,還包括蝕刻所述第一材料和第二材料中的具有較高蝕刻速率的材料,以在所述掩埋層(4、34)中形成至少一個(gè)空腔(22、24、52、54)。
7.根據(jù)權(quán)利要求6所述的方法,其中,所述空腔具有圓形、多邊形、或橢圓形形狀,或者在與所述底層(4、34)和表面層(2、61)的平面平行的平面中具有至少一個(gè)直角。
8.根據(jù)權(quán)利要求7所述的方法,其中,所述空腔具有正方形或矩形形狀。
9.根據(jù)權(quán)利要求1所述的方法,其中,所述第一材料和所述第二材料中的具有較高蝕刻速率的材料由二氧化硅、熱硅石、多晶硅、非晶硅或氮化硅制成。
10.根據(jù)權(quán)利要求1所述的方法,其中,所述第一材料和所述第二材料中的具有較低蝕刻速率的材料由PSG型摻雜的氧化硅制成。
11.根據(jù)權(quán)利要求10所述的方法,其中,所述第一材料和第二材料中的具有較低蝕刻速率的材料由BPSG型摻雜的氧化硅制成。
12.根據(jù)權(quán)利要求1所述的方法,其中,所述第一材料和第二材料中的具有較低蝕刻速率的材料由Si3N4或SiO2制成。
13.根據(jù)權(quán)利要求1所述的方法,其中,所述表面層(2、61)由半導(dǎo)體制成。
14.根據(jù)權(quán)利要求13所述的方法,其中,所述表面層(2、61)由硅、鍺或SiGe制成。
15.根據(jù)權(quán)利要求1所述的方法,其中,所述表面層(2、61)由壓電材料、熱電材料、或磁性材料制成。
16.根據(jù)權(quán)利要求1所述的方法,還包括在所述表面層(2、61)中形成電子元件、或機(jī)電元件(18)中的至少一部分的步驟。
17.根據(jù)權(quán)利要求16所述的方法,包括在所述表面層(2、61)中形成微電子元件的至少一部分的步驟。
18.根據(jù)權(quán)利要求16所述的方法,包括在所述表面層(2、61)中形成MEMS元件的至少一部分的步驟。
19.根據(jù)權(quán)利要求1所述的方法,其中,所述第二材料的蝕刻速率高于所述第一材料的蝕刻速率。
20.根據(jù)權(quán)利要求1所述的方法,其中,所述第二材料的蝕刻速率低于所述第一材料的蝕刻速率。
21.根據(jù)權(quán)利要求20所述的方法,還包括在包含所述第一和第二材料的所述第一層上形成第二層(60)的步驟,所述第二層由第三材料制成,所述第三材料的蝕刻速率低于所述第一材料的蝕刻速率。
22.根據(jù)權(quán)利要求21所述的方法,所述第二材料和所述第三材料是相同的。
23.根據(jù)權(quán)利要求20至22中任一項(xiàng)所述的方法,其中,所述表面層通過所述第二層與所述第二支架(72)的組合而制成。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于S.O.I.泰克絕緣體硅技術(shù)公司,未經(jīng)S.O.I.泰克絕緣體硅技術(shù)公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210058695.X/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





