[發(fā)明專利]具有超結(jié)結(jié)構(gòu)的半導體器件及其制作方法

有效

• 申請?zhí)枺?/td>: 201210057865.2
• 申請日: 2012-03-07
• 公開（公告）號: CN102593178A
• 公開（公告）日: 2012-07-18
• 發(fā)明（設計）人: 馬榮耀;李鐵生;唐納德·迪斯尼;張磊
• 申請（專利權(quán)）人: 成都芯源系統(tǒng)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王波波

技術(shù)領(lǐng)域

本技術(shù)涉及半導體技術(shù)，具體涉及但不限于一種具有超結(jié)結(jié)構(gòu)的半導體器件及其制作方法。

背景技術(shù)

超結(jié)(SJ：Super?Junction)結(jié)構(gòu)可以降低Ron(導通電阻)*A(面積)，因此超結(jié)結(jié)構(gòu)在小尺寸的器件中應用廣泛。圖1示出了現(xiàn)有技術(shù)的超結(jié)器件的俯視圖。超結(jié)器件通常包括在晶片上形成的原胞區(qū)和端接區(qū)。在原胞區(qū)中形成半導體器件的主要部分，在端接區(qū)中引出半導體器件的端子。

對于超結(jié)器件，由于在轉(zhuǎn)角(角落)處p型或n型立柱(深阱)的電荷不平衡，容易在超結(jié)器件晶片上的角落處導致?lián)舸鐖D1中的虛線框部分。圖2A和圖2B示出了圖1所示的超結(jié)器件在角落處的放大圖。圖2A所示為傳統(tǒng)的弧形P型立柱布局圖，圖2B所示為傳統(tǒng)的另一種P型立柱布局圖，垂直結(jié)合P型立柱布局。此外，由于不容易在原胞區(qū)的邊緣部分中布置柵極溝槽和p型立柱，因此電荷平衡存在問題。因此，需要改善超結(jié)器件的電荷平衡。

發(fā)明內(nèi)容

考慮到現(xiàn)有技術(shù)中的一個或多個問題，提出了一種具有超結(jié)結(jié)構(gòu)的半導體器件及其制作方法。

根據(jù)本技術(shù)的實施例，提出了一種具有超結(jié)結(jié)構(gòu)的半導體器件，包括在晶片上形成的基本上矩形的第一區(qū)和在第一區(qū)外圍的第二區(qū)，在所述第一區(qū)中設置溝槽柵極金屬氧化物半導體(MOSFET)單元的多個溝槽區(qū)和多個立柱，其中相鄰的溝槽區(qū)被立柱隔開，在溝槽區(qū)和立柱之間形成本體區(qū)，在所述第二區(qū)中形成沿著第一區(qū)的相應邊延伸的多個立柱，其中，在所述第二區(qū)的角落中，多個橫向立柱的端部與多個豎向立柱的端部分開并彼此交錯。

根據(jù)本技術(shù)的實施例，還提出了一種制作半導體器件的方法，包括步驟：提供一晶片；在晶片上形成的基本上矩形的第一區(qū)和在第一區(qū)外圍的第二區(qū)，在所述第一區(qū)中設置溝槽柵極金屬氧化物半導體(MOSFET)單元的多個溝槽區(qū)和多個立柱，其中相鄰的溝槽區(qū)被立柱隔開，在溝槽區(qū)和立柱之間形成本體區(qū)，在所述第二區(qū)中形成沿著第一區(qū)的相應邊延伸的多個立柱，其中，在所述第二區(qū)的角落中，多個橫向立柱的端部與多個豎向立柱的端部分開并彼此交錯。

利用本技術(shù)的方案，上述實施例通過將轉(zhuǎn)角處立柱之間形成為交錯結(jié)構(gòu)并在它們之間保持一定間距實現(xiàn)了在轉(zhuǎn)角處的電荷平衡，從而避免了此處擊穿的最先發(fā)生，從而提高了器件的耐壓。

附圖說明

下面的附圖表明了本技術(shù)的實施方式。這些附圖和實施方式以非限制性、非窮舉性的方式提供了本技術(shù)的一些實施例，其中：

圖1是根據(jù)現(xiàn)有技術(shù)的超結(jié)器件的俯視圖；

圖2A是如圖1所示的超結(jié)器件的角落處的示意圖；

圖2B是如圖1所示的超結(jié)器件的角落處的另一示意圖；

圖3示意性地示出了根據(jù)本技術(shù)實施例的半導體器件的俯視圖以及角落處的放大圖；

圖4示意性地示出了根據(jù)本技術(shù)實施例的半導體器件的俯視圖以及原胞區(qū)域邊緣處的放大圖；

圖5示意性地示出了沿著圖4所示的俯視圖中的A-A′線的橫截面視圖；以及

圖6示意性地示出了根據(jù)本技術(shù)的實施例的制作方法的流程圖。

具體實施方式

下面將闡述本技術(shù)的一些實施例，這些實施例涉及具有超結(jié)的半導體器件及其制作方法。另外，下面還將具體描述半導體器件的襯底的一些實施例。在本技術(shù)中，“襯底”包括但是并不局限于各種晶片，例如單個集成電路晶片，傳感器晶片，開關(guān)晶片以及其他具有半導體性能的晶片。附圖中以及下文將對某些實施例中的許多具體細節(jié)進行詳細說明，以幫助讀者透徹領(lǐng)會本技術(shù)的實施例。某些其他的實施例可能在構(gòu)造、成分或者工藝流程方面與本技術(shù)披露的實施例有所不同，但是本領(lǐng)域的技術(shù)人員應該理解，在沒有附圖所示的實施例或者其他細節(jié)、方法、材料等的情況下，本技術(shù)的實施例也是可以實現(xiàn)的。

圖3示意性地示出了根據(jù)本技術(shù)實施例的半導體器件300的俯視圖和角落部分的放大圖。在下面的討論中，以功率器件為例進行說明，但是本領(lǐng)域的技術(shù)人員應該理由本技術(shù)并不局限于功率器件，也可以用在其他需要縮小器件尺寸的垂直結(jié)構(gòu)器件中。

如圖3所示，該實施例的半導體器件300包括原胞區(qū)(Main?Cell?Region)310和端接區(qū)(Termination?Region)320。通常，在原胞區(qū)310中形成垂直結(jié)構(gòu)的半導體器件的主要部分，在端接區(qū)320中引出半導體器件的端子。在圖3所示的半導體器件300俯視圖中，原胞區(qū)310和端接區(qū)320是基本上矩形形狀，但是本領(lǐng)域的技術(shù)人員應該理解，也可以采用其他的形狀，例如正方形等。