[發(fā)明專利]鍺基贗砷化鎵襯底的制備方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210057303.8
• 申請(qǐng)日: 2012-03-06
• 公開（公告）號(hào): CN102543693A
• 公開（公告）日: 2012-07-04
• 發(fā)明（設(shè)計(jì)）人: 周旭亮;于紅艷;潘教青;朱洪亮;王圩
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院半導(dǎo)體研究所
• 主分類號(hào): H01L21/205
• 分類號(hào): H01L21/205
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 湯保平

技術(shù)領(lǐng)域

本發(fā)明涉及利用MOCVD外延、低溫緩沖層技術(shù)來生長(zhǎng)與鍺晶格匹配的贗砷化鎵襯底的制備方法。

背景技術(shù)

鍺基III-V族化合物半導(dǎo)體材料的制備開始于上世紀(jì)80年代，并且一直是異質(zhì)外延的重點(diǎn)和難點(diǎn)。因?yàn)殒N的機(jī)械強(qiáng)度高、價(jià)格低、工藝成熟、高效率/質(zhì)量比等優(yōu)點(diǎn)，GaAs/Ge的外延主要是針對(duì)太陽能電池為目標(biāo)。然而，由于砷化鎵與鍺材料較小的晶格失配(大約-0.08％)和較小的熱膨脹系數(shù)差(鍺5×10^-6K^-1砷化鎵5.75×10^-6K^-1)，進(jìn)入21世紀(jì)以來，隨著微電子和光電子產(chǎn)業(yè)的發(fā)展，以Ge作為緩沖層制備高質(zhì)量的硅基III-V族化合物半導(dǎo)體材料變得尤為重要。

根據(jù)國際半導(dǎo)體產(chǎn)業(yè)技術(shù)發(fā)展藍(lán)圖(ITRS2009)的預(yù)測(cè)，2012年MPU的物理柵長(zhǎng)將縮小到22納米。然而，隨著集成電路技術(shù)發(fā)展到22納米技術(shù)節(jié)點(diǎn)及以下時(shí)，硅集成電路技術(shù)在速度、功耗、集成度、可靠性等方面將受到一系列基本物理問題和工藝技術(shù)問題的限制，并且昂貴的生產(chǎn)線建設(shè)和制造成本使集成電路產(chǎn)業(yè)面臨巨大的投資風(fēng)險(xiǎn)，傳統(tǒng)的硅CMOS技術(shù)采用“縮小尺寸”來實(shí)現(xiàn)更小、更快、更廉價(jià)的邏輯與存儲(chǔ)器件的發(fā)展模式已經(jīng)難以持續(xù)。因此，ITRS清楚地指出，“后22納米”CMOS技術(shù)將采用全新的材料、器件結(jié)構(gòu)和集成技術(shù)，集成電路技術(shù)將在“后22納米”時(shí)代面臨重大技術(shù)跨越及轉(zhuǎn)型。

III-V族半導(dǎo)體的電子遷移率遠(yuǎn)大于硅(GaAs、InAs的電子遷移率分別可達(dá)到9000cm²/(V·s)、40000cm²/(V·s)，而硅的只有1300cm²/(V·s))，它們?cè)诘蛨?chǎng)和高場(chǎng)下都具有優(yōu)異的電子輸運(yùn)性能，是超高速、低功耗nMOS的理想溝道材料。為了應(yīng)對(duì)集成電路技術(shù)所面臨的嚴(yán)峻挑戰(zhàn)，采用與硅工藝兼容的高遷移率III-V族半導(dǎo)體材料代替硅溝道，以大幅提高邏輯電路的開關(guān)速度并實(shí)現(xiàn)低功耗工作研究已成為近期全球微電子領(lǐng)域的前言和熱點(diǎn)。

同時(shí)，硅材料作為微電子技術(shù)的基礎(chǔ)，是最為廣泛研究的半導(dǎo)體材料；硅加工技術(shù)的成熟程度遠(yuǎn)高于III-V族化合物半導(dǎo)體材料。然而，硅基發(fā)光問題一直沒有得到很好地解決。考慮到基于GaAs、InP襯底的成熟的光電子技術(shù)，硅基III-V族化合物半導(dǎo)體激光器的制備是解決硅基光互連問題的一個(gè)可行性方案。

在Si襯底上外延高質(zhì)量的III-V族半導(dǎo)體材料是制備Si基微電子器件和發(fā)光器件的前提。GaAs是研究較為成熟的III-V族材料，本方法采用GaAs作為III-V的代表來研究外延問題。Si和GaAs的晶格適配較大(4.1％)，熱失配較大(Si和GaAs的熱膨脹系數(shù)分別為2.59×10^-6K^-1，5.75×10^-6K^-1)，因此在異質(zhì)外延時(shí)會(huì)產(chǎn)生大量的位錯(cuò)。這樣需用Ge作為緩沖層是解決GaAs/Si外延的一個(gè)有效途徑。

發(fā)明內(nèi)容

本發(fā)明的目的在于，提供一種鍺基贗砷化鎵襯底的制備方法，該方法可制備高質(zhì)量鍺基贗砷化鎵材料，為Si基GaAs器件奠定襯底基礎(chǔ)，特別是高遷移微電子器件和解決硅基發(fā)光提供了一種可行方案。該方法通過MOCVD外延技術(shù)并結(jié)合改變?cè)系牡蜏鼐彌_層外延與鍺匹配的贗砷化鎵層，抑制了GaAs/Si界面失配位錯(cuò)和APD向外延層的延伸；低生長(zhǎng)速率的控制可以有效地控制缺陷，從而得到高質(zhì)量的鍺基贗砷化鎵材料。

本發(fā)明提供一種鍺基贗砷化鎵襯底的制備方法，包括以下步驟：

步驟1：清洗鍺襯底，放入MOCVD設(shè)備的反應(yīng)室；

步驟2：采用700℃高溫處理鍺襯底；

步驟3：采用MOCVD的方法，在鍺襯底上外延生長(zhǎng)緩沖層；

步驟4：在緩沖層上，生長(zhǎng)贗GaAs層，完成材料的制備。

本發(fā)明的特點(diǎn)是：

1、用金屬有機(jī)物化學(xué)氣相外延與低溫緩沖層技術(shù)結(jié)合，在鍺襯底生長(zhǎng)高質(zhì)量的贗砷化鎵異質(zhì)外延層，使GaAs/Ge界面的失配位錯(cuò)和反相疇邊界在界面得到抑制。

2、通過改變生長(zhǎng)原料，降低生長(zhǎng)溫度，優(yōu)化生長(zhǎng)速率等其他參數(shù)，減少異質(zhì)界面的缺陷，提高外延層的質(zhì)量。

3、在GaAs頂層是摻入In源，得到低銦組分的與鍺襯底晶格匹配的贗砷化鎵層是抑制缺陷的主要步驟。

附圖說明

為進(jìn)一步說明本發(fā)明的具體技術(shù)內(nèi)容，以下結(jié)合實(shí)例及附圖詳細(xì)說明如后，其中：