[發明專利]半導體結構的制造方法

有效

• 申請號: 201210053874.4
• 申請日: 2012-03-02
• 公開（公告）號: CN103295955A
• 公開（公告）日: 2013-09-11
• 發明（設計）人: 沈滿華;郝靜安
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種半導體結構的制造方法，其特征在于，包括：

提供半導體襯底，在所述半導體襯底上形成介質層，所述介質層內形成有硬掩模層，所述硬掩模層包含通孔圖案；

在所述介質層上形成包含溝槽圖案的光刻膠層；

以所述包含溝槽圖案的光刻膠層為掩模對所述介質層進行刻蝕，至暴露出硬掩模層，以形成溝槽；

以所述硬掩模層和包含溝槽圖案的光刻膠層為掩模對形成有溝槽的介質層進行刻蝕，至暴露出半導體襯底，以形成通孔。

2.如權利要求1所述的半導體結構的制造方法，其特征在于，所述介質層包括第一介質層和第二介質層，在所述半導體襯底上形成介質層的步驟包括：

在所述半導體襯底上沉積第一介質層；

在所述第一介質層上涂覆光刻膠，圖形化所述光刻膠，形成包含硬掩模圖案的光刻膠層；

以所述包含硬掩模圖案的光刻膠層為掩模，刻蝕所述第一介質層，形成硬掩模凹槽；

去除所述包含硬掩模圖案的光刻膠層；

在所述硬掩模凹槽內以及第一介質層上沉積硬掩模材料，平坦化所述硬掩模材料，至暴露出第一介質層，形成所述硬掩模層；

在所述第一介質層以及硬掩模層上沉積第二介質層。

3.如權利要求1所述的半導體結構的制造方法，其特征在于，所述介質層包括第一介質層和第二介質層，在所述半導體襯底上形成介質層的步驟包括：

在所述半導體襯底上依次沉積第一介質層、硬掩模材料層和光刻膠；

圖形化所述光刻膠，以形成包含硬掩模圖案的光刻膠層；

以所述包含硬掩模圖案的光刻膠層為掩模，刻蝕所述硬掩模材料層，形成所述硬掩模層；

去除所述包含硬掩模圖案的光刻膠層；

在未被所述硬掩模層覆蓋的第一介質層和所述硬掩模層上沉積第二介質層。

4.如權利要求1所述的半導體結構的制造方法，其特征在于，所述介質層的材質為低k材料或超低k材料。

5.如權利要求1所述的半導體結構的制造方法，其特征在于，所述硬掩模層的材質為氮化鈦或氮化鉭。

6.如權利要求1所述的半導體結構的制造方法，其特征在于，所述硬掩模層的厚度在150埃～300埃范圍內。

7.如權利要求1所述的半導體結構的制造方法，其特征在于，以所述包含溝槽圖案的光刻膠層為掩模刻蝕所述介質層，至暴露出硬掩模層，以形成溝槽時，所述刻蝕為干法刻蝕。

8.如權利要求1所述的半導體結構的制造方法，其特征在于，以所述硬掩模層和包含溝槽圖案的光刻膠層為掩模刻蝕形成有溝槽的介質層，至暴露出半導體襯底，以形成通孔時，所述刻蝕為干法刻蝕。

9.如權利要求1所述的半導體結構的制造方法，其特征在于，以所述硬掩模層和包含溝槽圖案的光刻膠層為掩模刻蝕形成有溝槽的介質層，至暴露出半導體襯底，以形成通孔后還包括：在所述溝槽和通孔內沉積金屬材料，進行平坦化處理，至暴露出介質層。

10.如權利要求1所述的半導體結構的制造方法，其特征在于，所述金屬材料為銅金屬。